w_cdma系统卷积码的编解码设计及fpga实现(1)new

w_cdma系统卷积码的编解码设计及fpga实现(1)new

ID:34456678

大小:421.63 KB

页数:4页

时间:2019-03-06

w_cdma系统卷积码的编解码设计及fpga实现(1)new_第1页
w_cdma系统卷积码的编解码设计及fpga实现(1)new_第2页
w_cdma系统卷积码的编解码设计及fpga实现(1)new_第3页
w_cdma系统卷积码的编解码设计及fpga实现(1)new_第4页
资源描述:

《w_cdma系统卷积码的编解码设计及fpga实现(1)new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、中国电力教育2006年研究综述与技术论坛专刊W-CDMA系统卷积码的编解码设计及FPGA实现X胡红唐良瑞梁光胜(华北电力大学电气与电子工程学院,北京102206)摘要:本文研究卷积码在W-CDMA系统中的应用,分析(2,1,6)卷积码编码解码器的原理,实现了基于FPGA(FieldPro2grammableGateArray)的(2,1,6)卷积码的编码和Viterbi算法解码,并给出仿真波形验证其正确性。关键词:W-CDMA;卷积码;FPGA数字通信系统要求信息传输具有足够低的误码率。因MA系统,卷积编码作为一种有效

2、的前向纠错码得到广泛的此,数字基带信号要在信源端进行纠错编码,相应地,在信宿应用。但是卷积码解码由于其算法复杂度随约束长度的增端进行纠错解码。纠错编码也称信道编码,按照对基带信息加而指数增长,增加了在具体系统实现中的难度。本文提出码元处理方法的不同,它可以分为分组码和卷积码两大类。了一种采用现场可编程逻辑器件(FPGA)实现卷积码解码的分组码一个码字的监督码元仅与本码组的k0位信息码元有实现方法,并应用于W-CDMA实验系统中。关,与其他码字的码元无关。而卷积码本组码元不仅与当前1.卷积码输入的k0个信息有关,而且还与

3、前面m个时刻输入的信息(1)卷积码的描述卷积码是一种对付突发错码的有效编有关。卷积码的纠错能力随着m的增加而增加,差错率随m码方法,通常记作(n,k,N),它将k个信息比特编为n个比的增加而指数下降,在与分组码同样的编码效率和设备复杂特,即编码效率为R=kPn,N为约束长度,也就是说该编码性条件下,卷积码的性能均优于分组码。器有N3k个移位寄存器,n个模2加法器,n个移位寄存器从GSM系统、基于IS-95的窄带CDMA系统到W-CD2为输出。其编码器的结构如图1所示。图1(k,n,N)卷积码编码器但是它与分组码不同的是

4、编码后的n个码元不但与当积编码作为前向纠错码。前段的k个信息有关,而且与前面(N-1)段的信息有关,(2)卷积码编码器编码过程中相互关联的码元为Nn个。它的纠错能力随着N本系统所选卷积编码器如图2所示,该卷积编码器为的增加而增大,而差错率随着N的增加而指数下降。在编码(2,1,6)自正交卷积编码器。由编码器结构图我们可以得器复杂度相同的情况下,卷积码的性能优于分组码。故在到:若U=...uj+1ujuj-1...则GSM、窄带CDMA系统、第三代移动通信系统中都采用了卷X作者简介:胡红(1982-),男,重庆人,华北电

5、力大学电气与电子工程学院通信与信息系统专业05级硕士研究生。©1994-2010ChinaAcademicJournalElectronicPublishingHouse.Allrightsreserved.http://www.cnki.net242W-CDMA系统卷积码的编解码设计及FPGA实现图2(2,1,6)编码器6由式1,令编码器的状态S=D5D4D3D2D1D0,因为有6个延时器,所以共有2=64个状态。状态之间的转移见表1所示。表1(2,1,6)卷积码编码状态转移及输出(部分)状态S0P000000S1P

6、000001S2P000010S3P000011S4P000100S5P000101输入010101010101输出001100110110011000110011下一状态S0S1S2S3S4S5S6S7S8S9S10S11状态S6P000110S7P000111S8P001000S9P001001S10P001010S11P001011输入010101010101输出011001100011001101100110下一状态S12S13S14S15S16S17S18S19S20S21S22S23状态S12P001100

7、S13P001101S14P001110S15P001111S16P010000S17P010001输入010101010101输出001100110110011001100110下一状态S24S25S26S27S28S29S30S31S32S33S34S35(3)卷积码译码器如图3的网格子图所示,网格图中从前级每个节点上都卷积码的解码可分为代数解码与概率解码两类。大数有2条支路延伸到下一级上,而下一级上的每2条支路又都逻辑解码器是代数解码最主要的解码方法,它既可用于纠正汇聚在一个节点上。把汇聚在每个节点上的2条路径的

8、对数随机错误,又可用于纠正突发错误,但要求卷积码是自正交似然函数累加值进行比较,选择一条具有较大对数似然累加码或可正交码。在这里我们采用的卷积码解码算法是基于值的路径保存下来,而丢弃另外一条路径,使每一级留存下最大似然序列估计的Viterbi译码算法,关键技术就是“加-来的路径数保持常数(为编码约束长度的指数次幂)。该处比-选”(

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。