数字电路与逻辑设计实验(上)实验报告

数字电路与逻辑设计实验(上)实验报告

ID:14680457

大小:257.30 KB

页数:23页

时间:2018-07-29

数字电路与逻辑设计实验(上)实验报告_第1页
数字电路与逻辑设计实验(上)实验报告_第2页
数字电路与逻辑设计实验(上)实验报告_第3页
数字电路与逻辑设计实验(上)实验报告_第4页
数字电路与逻辑设计实验(上)实验报告_第5页
资源描述:

《数字电路与逻辑设计实验(上)实验报告》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、数字电路与逻辑设计实验(上)实验报告学院:信息与通信工程学院班级:2013211119姓名:王译锌学号:2013210563班内序号:16一、实验名称与任务要求实验名称:数字电路与逻辑设计实验(上)任务要求:本学期数字实验课分为4次,每次4学时,具体安排如下:实验一:实验内容:QuartusII原理图输入法设计与实现实验题目:(1)半加器(2)全加器(3)利用74138实现函数实验二:实验内容:用VHDL设计与实现组合逻辑电路实验题目:(1)数码管译码器(2)8421码转余3码(3)奇校验器实验三:实验内容:用VH

2、DL设计与实现时序逻辑电路实验题目:(1)8421十进制计数器(2)分频器(3)将(1)、(2)和数码管译码器3个电路进行链接,并下载到实验板显示计数结果实验四:实验内容:用VHDL设计与实现相关电路实验题目:数码管动态扫描控制器、点阵行扫描控制器(二选一)二、实验三(3)和实验四模块端口说明与连接图(一)、实验三(3)模块端口说明与连接图实验三(3)要求将8421十进制计数器、分频器和数码管译码器三个电路进行连接。对于整个电路,输入端口包括输入的时钟信号clk,数码管译码器的灭灯bi和试灯lt信号,译码器的地址选

3、择信号address(选择哪一个灯亮)和计数器的清零dclear;输出端口包括数码管译码器的输出控制信号y(控制显示的数字)和对应于输入地址的亮灯信号cat(选择哪一个灯亮)。其端口的VHDL描述如下:ENTITYDisCounterISPORT(clk:INSTD_LOGIC;lt,bi:INSTD_LOGIC;cclear:INSTD_LOGIC;address:INSTD_LOGIC_VECTOR(2DOWNTO0);cat:OUTSTD_LOGIC_VECTOR(5DOWNTO0);y:OUTSTD_LOG

4、IC_VECTOR(6DOWNTO0));ENDDisCounter;8421十进制计数器的输入端口包括输入时钟信号clk,计数清零信号clear;输出包括计数器的计数输出cnt。其VHDL描述如下:COMPONENTCounter10PORT(clk,clear:INSTD_LOGIC;cnt:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDCOMPONENT;12分频器的输入端口为输入时钟信号clki;输出端口为经过分频的输出的时钟信号clko。其VHDL描述如下:COMPONENTDiv1

5、2PORT(clki:INSTD_LOGIC;clko:OUTSTD_LOGIC);ENDCOMPONENT;数码管译码器的输入端口包括输入8421码的端口code,灭灯信号bi和试灯信号lt,选择亮灯信号c;输出包括译码结果对应的显示控制信号y和选择需要亮的灯的信号cat。其VHDL实现如下:COMPONENTSeg7_1PORT(code:INSTD_LOGIC_VECTOR(3DOWNTO0);lt,bi:INSTD_LOGIC;c:INSTD_LOGIC_VECTOR(2DOWNTO0);cat:OUTST

6、D_LOGIC_VECTOR(5DOWNTO0);y:OUTSTD_LOGIC_VECTOR(6DOWNTO0));ENDCOMPONENT;数字显示译码器的连接图如下:(二)、实验四模块端口说明与连接图本实验包括三部分。下面依次介绍端口:1、012345的静态显示该部分输入信号只有时钟信号clk;输出信号包括了对显示的数字的控制信号partout和控制显示数字的LED灯的信号catout。其VHDL实现如下:ENTITYScan1ISPORT(clk:INSTD_LOGIC;partout:OUTSTD_LOGI

7、C_VECTOR(6DOWNTO0);catout:OUTSTD_LOGIC_VECTOR(5DOWNTO0));ENDScan1;其中分频器的输入和输出分别为输入的时钟clki和分频得到的时钟信号clko。其VHDL实现如下:COMPONENTDivPORT(clki:INSTD_LOGIC;clko:OUTSTD_LOGIC);ENDCOMPONENT;译码器的输入只有时钟信号clk;输出包括对显示的数字的控制信号parto和控制显示数字的灯的信号cato。其VHDL实现如下:COMPONENTTranPORT

8、(clki:INSTD_LOGIC;parto:OUTSTD_LOGIC_VECTOR(6DOWNTO0);cato:OUTSTD_LOGIC_VECTOR(5DOWNTO0));ENDCOMPONENT;静态显示012345的连接图如下:2、012345的滚动显示:本实验实现了012345的滚动显示,即依次显示012345、123450、……501234、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。