十进制加法计数器

十进制加法计数器

ID:14204480

大小:458.00 KB

页数:17页

时间:2018-07-26

十进制加法计数器_第1页
十进制加法计数器_第2页
十进制加法计数器_第3页
十进制加法计数器_第4页
十进制加法计数器_第5页
资源描述:

《十进制加法计数器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、燕山大学课程设计说明书燕山大学课程设计说明书题目:十进制加法计数器学院(系):电气工程学院年级专业:学号:学生姓名:指导教师教师职称:实验师实验师16燕山大学课程设计说明书燕山大学课程设计(论文)任务书院(系):电气工程学院基层教学单位:电子实验中心学号学生姓名专业(班级)设计题目十进制加法器设计技术参数●在数码管上显示加数、被加数和结果●设置加数和被加数。当加数和被加数超过9时显示“E”,计算结果显示为“EE”设计要求●在4个数码管显示加数、被加数和结果●分别用4个拨码开关设置加数和被加数●当加数、被加数超过9时,蜂鸣器报警5秒工

2、作量●学会使用Max+PlusII软件和实验箱●独立完成电路设计,编程下载、连接电路和调试●参加答辩并书写任务书工作计划1.了解EDA的基本知识,学习使用软件Max+PlusII,下发任务书,开始电路设计;2.学习使用实验箱,继续电路设计;3.完成电路设计;4.编程下载、连接电路、调试和验收;5.答辩并书写任务书。参考资料《数字电子技术基础》.阎石主编.高等教育出版社.《EDA课程设计B指导书》.指导教师签字基层教学单位主任签字金海龙说明:此表一式四份,学生、指导教师、基层教学单位、系部各一份。2013年3月11日16燕山大学课程设

3、计说明书目录第1章前言………………………………………………………………………………4第2章设计说明……………………………………………………………………………52.1设计思路……………………………………………………………………………52.2模块介绍……………………………………………………………………………5第3章总电路原理图………………………………………………………………………10第4章波形仿真图及结果分析…………………………………………………………11第5章补充说明……………………………………………………………………………125.1

4、真值表…………………………………………………………………………………125.2管脚锁定及硬件连线…………………………………&…………………………13第6章心得体会…………………………………………………………………………15参考文献……………………………………………………………………………………1616燕山大学课程设计说明书第1章前言EDA技术是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,进行电子产品的自动设计。利用EDA工具,电子设计师可以从概念、算法、协议等开始设计电子系统,大量工作可以通

5、过计算机完成,并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。ALTERA公司的MAX+plusII是其中较常被使用的EDA开发环境,它操作方便、功能强大,提供了原理图输入和VHDL语言输入功能,在环境中可以完成编译、查错、设计驱动信号、逻辑功能模拟、时序功能模拟、对FPGA/CPLD芯片编程等功能本次课程设计是运用MAX+plusII设计一个基于数字电子技术的十进制加法器实现了如下功能:1.用四个数码管显示加数与被加数和结果2.设置加数和被加数。当加数和被加数超过9时显示“E”,计

6、算结果显示为“EE”3.分别用四个拨码开关控制加数与被加数4.当加数、被加数超过9时,蜂鸣器报警5秒关键字:十进制、加法器、蜂鸣器报警16燕山大学课程设计说明书第2章设计说明2.1设计思路分别用4个拨码开关设置被加数和加数,用两个7485数值比较器将加数及被加数分别与9比较,输出的结果再与输入值分别相或,便可设置加数和被加数,加数和被加数若大9则蜂鸣器警报5秒,大于9那个数对应的数码管显示为E,计算结果对应的两个数码管显示EE。在十进制运算时,当相加二数之和大于9时,便产生进位。用BCD码完成十进制数运算时,当和数大于9时,必须对和

7、数进行加6修正,由全加器74283和比较器7458完成功能的实现。整个运行过程由数值比较器和全加器控制。最后由数码管完成显示功能,由D触发器和计数器控制蜂鸣。2.2模块介绍1.数值比较器功能介绍:a1-a4,b1-b4为加数,被加数的二进制表示。B0-B3(1001)为十进制数9。7485为四位数值比较器。分别用4个拨码开关设置加数和被加数,这部分分别对加数和被加数与9进行了比较,例如加数大于9时,AGBO输出高电平1,1或任何数都为1,如果小于9则输出低电平0,0或任何数都为任何数,故选择4个或门与之相连。16燕山大学课程设计说明

8、书2.加数与被加数的静态数码管比较器输出的数值分别赋予“1D0”“1D1”“1D2”“1D3”,“1D4”“1D5”“1D6”“1D7”,通过译码后输出到“DS1B”“DS2B”数码管,并以十六进制方式显示加数和被加数。当其中一个数大

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。