资源描述：
《第2章 数字逻辑基础》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第2章数字逻辑基础【考点透视】本章主要考核逻辑代数初步，逻辑电路，触发器，加法器，寄存器，计数器，译码器及分配器。掌握各种逻辑运算法则的语言，简化逻辑式，数字逻辑的代数式表达及符号表达，会画真值表，异或门、三态门的原理及应用，触发器的状态、真值表及应用，加法器的标准符号及真值表，寄存器原理及应用，计数器原理及应用，译码器原理及应用，分配器原理及应用。【同步跟踪强化训练】一、单项选择题1.若某CPU由16位字长，则CPU内部每个通用寄存器应由C个触发器构成。A．2个B．64个C．16个D．8个2.下列关于触发器的叙述错误的是D
2、A．触发器由逻辑电路加上适当的反馈构成B．触发器的最大特点是具有记忆功能C．触发器可以组成寄存器、计数器等D．触发器本身可以构成一个最简单的组合逻辑电路3.分配器和计数器相连使用，可用作AA．节拍发生器B．计数器C．寄存器D．译码器4.若R—S触发器当前处在Q=0的稳定状态，为使它变为Q=1的稳态，应使R和S分别为CA．0,0B．0,1C．1,0D．1,15.与A+A的结果相同的是DA．A·AB．1·AC．A＋0D．以上都相同6.若逻辑运算为Y=A+B，则当A=B=1时，Y为BA．0B．1C．20D．107.半加器的输入A、
3、B为D时，其输出的H（和）与J（进位）为（0,1）。A．0,0B．1,0C．0,1D．1,18.D触发器只有在C信号到来时刻才能接受输入信息。A．R端B．S端信号C．CP脉冲D．D端9.若或非门的输入变量为A、B和C，输出变量为Y，则只有当A、B与C分别为A时，Y才为1。A．0,0,0B．1,0,0C．0,1,1D．1,1,110.逻辑式A+AB的最简式为AA．AB．ABC．A＋BD．B1.若“与非”门输入为A和B，只有当A、B分别为D时，输出Y=0。A．0,0B．0,1C．1,0D．1,12.逻辑式Y=AB+AB+AB的最
4、简式为CA．B+ABB．A+ABC．A+BD．B3.若有一个二端输入四端输出的译码器，下面B是不可能出现的。A．1011B．0110C．1000D．01004.下列有关计数错误的是DA．二进制计数器是最基本、最简单的计数器B．计数器实质上是对输入脉冲个数进行计数C．计数器由触发器即控制逻辑组成D．异步计数器比同步计数器速度快5.只有当与非门的输入变量A、B的值为A时，其输出才为1。A．0,0B．0,1C．1,0D．1,16.四位二进制寄存器可存放四位二进制数，它是由四个C构成的。A．“与”门B．“与非”门C．触发器D．“或”
5、门7.以下式子不正确的是DA．A＋AB=A＋BB．AB=A＋BC．AB＋B＋AB=A＋BD．A＋B=A·B8.8421码十进制计数器可记录最小的数是0000，最大的数是DA．1010B．1110C．1100D．10019.以下叙述正确的是CA．RS触发器两输入端取任意值均有稳定状态B．D触发器的输入端为“1”时，它立即输出“1”C．RS触发器RD悬空等效于它接高电平D．若D触发器自己的D和Q相接则它无法工作10.在由四个D触发器构成的左移循环寄存器中，右当前值为0111，则经过三个时钟脉冲以后，当前值为AA．1011B．10
6、01C．1101D．101011.8位无符号定点整数的数值范围是CA．0～255B．0～127C．0～256D．0～12812.逻辑式Y=ABC＋A＋B＋C的最简式是DA．A＋BB．0C．B＋CD．113.要实现逻辑运算Y=A＋B，应使用DA．“与”门B．“与非”门C．“或”门D．“或非”门1.译码器的电路由组成。DA．D触发器B．计数器加译码电路C．寄存器D．寄存器加译码电路2.下面叙述关系正确的是DA．1⊕A=1B．1⊕A=0C．1⊕A=AC．1⊕A=A3.下列布尔代数运算中正确的是AA．1＋1=1B．1＋1=0C．1＋
7、1=10D．A，B，C都不对4.逻辑式A＋A=BA．0B．1C．AD．A5.下列选项中，不是最基本的逻辑电路的是CA．与门电路B．或门电路C．三态门电路D．非门电路6.用“与非”构成的三态门，其中B的作用是决定输出、输入间是否有“与非”关系。A．输入端B．使能端C．输出端D．以上都不对7.下列中非法的逻辑式是BA．A＋ABB．2A＋BC．A＋B＋CD．A⊕B8.以下与AB＋AC＋BC相等的是DA．0B．1C．A＋BD．AB＋C9.“或非”门中，A为输入端，B为输出端，则A、B均为低电压时，输出Y为CA．11B．10C．1D．
8、010.触发器有个输出端。CA．1个B．3个C．2个D．4个11.用触发器可以构成AA．寄存器B．译码器C．加法器D．逻辑器12.算术逻辑单元ALU中应该包括CA．计数器B．寄存器C．加法器D．译码器13.下面说法错误的是CA．“与”门的输入端可以是两个或两个以上B．“异或”门的输入端只能
