数字电路教案-阎石 第六章 组合逻辑电路new

《数字电路教案-阎石 第六章 组合逻辑电路new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章组合逻辑电路6.1概述1、数字电路的分类在数字系统中，根据逻辑功能的不同，数字电路分为组合逻辑电路和时序逻辑电路两大类。2、概念：若一个数字逻辑电路在某一时刻的输出，仅仅取决于这一时刻的输入状态，而与电路原来的状态无关，则该电路称为组合逻辑电路。3、组合逻辑电路的结构特点只能由门电路组成电路的输入与输出无反馈路径电路中不包含记忆单元6.2组合逻辑电路的分析方法和设计方法所谓组合逻辑电路的分析就是根据已知的组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。对给定的一个组合逻辑电路，确

2、定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。所谓设计就是根据给定的功能要求，求出实现该功能的最简单的组合逻辑电路。6.2.1组合逻辑电路的分析方法1、基本分析方法逻辑图从输入到输出逐级写出逻辑表达式化简最简与或表达式真值表电路的逻辑功能2、分析举例课本[例6.2.1]、[例6.2.2][例]分析下列电路的逻辑功能逻辑图：逻辑表达式：最简与-或表达式：真值表：ABCY00010011010101111001101111001110电路的逻辑功能：电路的输出Y只与输入A、B有关，而与输入C无关。Y和A

3、、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。可用与非门实现：6.2.2组合逻辑电路的设计方法1、基本设计方法电路功能描述穷举法真值表逻辑表达式或卡诺图最简与-或表达式逻辑变换逻辑电路图2、设计举例16（1）单输出组合逻辑电路的设计例6.2.3：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功

4、的灯才亮。电路功能描述：真值表（穷举法）：设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表：ABCYABCY00000101001100001001011101110111逻辑表达式：最简与-或表达式（用卡诺图化简）：BCA0001111001111逻辑变换：逻辑电路图：（2）多输出组合逻辑电路的设计例题见课本[例6.2.4]设计一个将余三码变换为8421BCD码的组合逻辑电路。6.3编码器概念：编码是用符号或数字表示特定对象的过程。实现编码操作的电路称为编码器。6.3.1二进制编

5、码器1、何为二进制编码器？能够将各种输入信息编成二进制代码的电路称为二进制编码器。2、n位二进制代码只能对个信号进行编码。3、举例：三位二进制编码器输入8个互斥的信号输出3位二进制代码真值表：输入I输出Y2Y1Y0I0I1I2I3I4I5I6I7000001010011100101100111逻辑表达式：逻辑图：166.3.2二-十进制编码器概念：二–十进制编码器：实现用4位二进制数代码对1位十进制数码进行编码的电路。亦即将0～9十个十进制数转换为二进制代码的电路。简称BCD编码器。举例：8421BCD码编码器输入

6、10个互斥的数码，输出4位二进制代码真值表：真值表输入I输出Y3Y2Y1Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0000000100100011010001010110011110001001逻辑表达式：逻辑图：6.3.3优先编码器优先编码器：在多个信息同时输入时，只对输入中优先级别最高的信号进行编码。在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。优先级别：编码者规定。举例：10线——4线优先编码器（8421BCD码优先编码器）真

7、值表（设优先级别从I9至I0递降）：逻辑表达式：集成10线-4线优先编码器输入端和输出端都是低电平有效，其逻辑符号如下：逻辑符号图形符号166.4译码器概念：将每一组输入二进制代码“翻译”成为一个特定的输出信号，用来表示该组代码原来所代表信息的过程称为译码。把代码状态的特定含义翻译出来的过程称为译码。译码是编码的逆过程。实现译码的电路称为译码器。6.4.1二进制译码器1、二进制译码器它是将输入二进制代码“翻译”成为原来对应信息的组合逻辑电路。2、它有n个输入端，个输出端。且对应于输入代码的每一种状态，2n个输出中只

8、有一个为1（或为0），其余全为0（或为1）。3、二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。4、举例：译码器CT74LS138（中规模集成电路）A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、、　为选通控制端。当G1＝1、+=0时，译码器处于工作状态；当G1＝0、+=1时，译码器处于禁止状态。在这里，G1=STA，=，=