数字电路教案-阎石 第四章

数字电路教案-阎石 第四章

ID:18309864

大小:531.50 KB

页数:7页

时间:2018-09-16

数字电路教案-阎石 第四章_第1页
数字电路教案-阎石 第四章_第2页
数字电路教案-阎石 第四章_第3页
数字电路教案-阎石 第四章_第4页
数字电路教案-阎石 第四章_第5页
资源描述:

《数字电路教案-阎石 第四章》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四章.触发器4.1.概述4.2.触发器的电路结构及动作特点4.2.1.基本RS触发器的电路结构与动作特点一.电路结构与工作原理,高电平有效二.动作特点:例4.2.14.2.2.同步RS触发器的电路结构与动作特点一.电路结构与工作原理二.动作特点:讲例4.2.24.2.3.主从触发器的电路结构与动作特点一.电路结构与工作原理图见书P192必须指出,主从触发器,无论是R-S型还是J-K型,都必须使CP高电平期间逻辑输入保持不变,否则会出现逻辑错误。我们知道,从触发器的状态,也就是整个触发器的状态,决定于CP负跳变时主触发器的状态。而在CP高电平期间,主触发器一

2、直是打开的。粗略看来,主触发器的最后状态(CP即将负跳变时的状态)应决定于当时的逻辑输入,而与以前的逻辑输入无关,因此,CP高电平时,逻辑输入有变化,字要接近CP负沿期间正确即可。其实不然,下面举例说明。以TK为例。假定CP正沿到来之前,T=0,K=1,而且主触发器和从触发器都是0状态,即Q=0,=1。那么,但CP正沿到来时,因为,的输出都是1,所以主触发器的状态保持0不变。但是,如果T端受到正脉冲干扰,使在一段时间里暂时变成了J=K=1,则由于CP仍处于高电平,主触发器将被置1。伺候,即使T仍变回低电平,但由于输入端有Q的低电平封锁,使输出不变,因而主触发

3、器的状态的保持在1状态上。当CP负沿到来时,将使从触发器也置1。可见主触发器在CP高电平期间只能翻转一次,一旦翻转之后,无论J,K状态再怎样改变,也不可能再翻转回来。这种现象叫一次翻转。一次翻转现象降低了主从JK触发器的抗干扰能力。对于主从RS触发器,显然不存在CP高电平期间只能翻转一次的问题,但受到干扰时,同样会造成逻辑错误,例如主从触发器的状态都是0,CP正沿到来时,S=R=0,如果CP高电平期间,S,R不受干扰,触发器的状态仍为0。但如果S受到正脉冲干扰,短时间内出现S=1,R=0的情况,则主触发器置1。以后即使S再回到0,主触发器将保持1不变,到CP

4、负沿到来时,从触发器也置1。这说明干扰信号造成了持续性错误。4.2.4.边沿触发器的电路结构与动作特点利用CMOS传输门的边沿触发器(不讲了)一.维持阻塞触发器(只讲D触发器)在书中图4。2。17中,如果没有①、②、③线电路可简化为由同步RS触发器直接转换成D触发器,也就是D型锁存器。前面已经说到,这个触发器是存在容翻问题。因此我们的主要任务就是分析①、②、③这三条线的作用。当CP=0时,、都被封锁,对、构成的基本触发器(P187表4.2.2)来说,是,输出保持原状态不变(CP=0时,),也就是说,D的状态对触发器无影响,①、②、③这三条线不起作用。当CP由

5、0变成1时,要分别讨论D=0,D=1两种情况。D=0,时,D=1,时,当D=0时,由于的输出是,组成的的基本触发器的置0端,因此我们把,称为触发器的置0通道。类似地,把,称为触发器的置1通道。将置0通道单独画出来,如下图a所示。实际上这是一个基本触发器,通过②这条线,可以将电路分别锁定在1,0两种状态。如果D=0,=1(CP=0时=1)线③为1,则输出0,即使D以后再由0变为1,由于线②的反馈锁定作用,的输出仍能保持0不变。同时线④也可靠地输出1信号。(置0维持线,置1阻塞线)(a)置0通道(b)置1通道将置1通道单独画出,如图b示。它也是一个基本触发器,当

6、置0通道锁定在0状态输出时,线④的1信号使的输出也锁定在1状态,线④的1状态保持不变,的输出也就保持1不变。同时,线③的1状态不变,反过来不会影响置0通道输出的0信号。总之,D=0使,置0通道输出0,置1通道输出1,使,组成的触发器的置0,即整个触发器置0。上述分析说明,对触发器置0,只要求在CP的正沿附近D=0即可,而在CP高电平期间,即使D由0变为1,也不会影响触发器的输出状态。当D=1时,若CP由0变为1,CP=0时,。D=1时,,,当CP,,。对置0通道来说,由于CP尚未变1之前输出1(因为CP=0时,=1),因此它暂时锁定在1状态输出。但这种锁定是

7、不可靠的,只要D变为0,置0通道完全可能锁定在0状态输出上。我们暂时把这个问题搁置在一边,转而讨论置1通道的情况。当CP刚由0变为1,置0通道暂时锁定在1状态输出时,线④为0状态,它加在置1通道的输入端,使置1通道可靠地锁定在0状态输出。(=0,又加在的输入端)所谓可靠是指即使此后D由1变为0,使线④变为1状态,也不会影响置1通道的0状态输出。置1通道的可靠0信号,为,构成的基本触发器置1提供了一个条件,它还需要具备的另一个条件是置0通道输出1信号。但前已述及,置0通道只是暂时锁定在1状态输出。而使置0通道可靠地输出1,还要通过线③实现。线③从输出端引出,它

8、以可靠的0信号加在的输入端,使被封锁,从而被强制在1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。