模拟集成电路设计期末试卷

《模拟集成电路设计期末试卷》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、《模拟集成电路设计原理》期末考试一．填空题（每空1分，共14分）1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。2、放大应用时，通常使MOS管工作在_饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。3、λ为沟长调制效应系数，对于较长的沟道，λ值____较小___（较大、较小）。4、源跟随器主要应用是起到___电压缓冲器___的作用。5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成___恒定电流源_。6、由于_尾电流源输出阻抗为有限值_

2、或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__结构。8、为方便求解，在一定条件下可用___极点—结点关联_法估算系统的极点频率。9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容Cin为__CF（1－A）__。10、λ为沟长调制效应系数，λ值与沟道长度成___反比__（正比、反比）。二．名词解释（每题3分，共15分）1、阱解：在CMOS工艺中，PMOS管与NMOS管必须

3、做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。2、亚阈值导电效应解：实际上，VGS=VTH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当VGS

4、换成图（b）的电路，则Z1=Z/(1-AV)，Z2=Z/(1-AV-1)，其中AV=VY/VX。这种现象可总结为米勒定理。6、N阱:解：CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，若衬底为P型，则PMOS管要做在一个N型的“局部衬底”上，这块与衬底掺杂类型相反的N型“局部衬底”叫做N阱。7、有源电流镜解：像有源器件一样用来处理信号的电流镜结构叫做有源电流镜。8、输出摆幅解:输出电压最大值与最小值之间的差。三．画图题（每题8分，共16分）1、以VDS作为参数画出NMOS晶体管的ID~VGS曲线。要求：（1）画三条曲线，VDS的值分别为VDS1、V

5、DS2、VDS3，其中VDS1

6、时虽然足够的VGS可以满足器件的导通条件，但是VDS很小，以至于没有传输电流。2、什么是体效应？体效应会对电路产生什么影响？解：理想情况下是假设晶体管的衬底和源是短接的，实际上两者并不一定电位相同，当VB变得更负时，VTH增加，这种效应叫做体效应。体效应会改变晶体管的阈值电压。103、带有源极负反馈的共源极放大电路相对于基本共源极电路有什么优点？解：由带有源极负反馈的共源极放大电路的等效跨导表达式得，若RS>>1/gm，则Gm≈1/RS，所以漏电流是输入电压的线性函数。所以相对于基本共源极电路，带有源极负反馈的共源极放大电路具有更好的线性。4.在传输电流为零

7、的情况下，MOS器件也可能导通么？说明理由。解：可能。当时，器件工作在深线性区，此时虽然足够的VGS可以满足器件的导通条件，但是VDS很小，以至于没有传输电流五．分析计算题（共34分）（下列题目中使用教材表2.1所列的器件数据，所有器件尺寸都是有效值，单位均为微米。）1、（7分）假设λ=γ=0，计算图示电路的小信号增益（表达式）。解：2、（9分）差动电路如图所示，ISS=1mA，VDD=3V，(W/L)1、2=(W/L)3、4=50/0.5。（1）假设γ=0，求差动电压增益；（2）γ=0.45V-1时，如果ISS上的压降至少为0.4V，求最小的允许输入共模电

8、平。解：（1）ID=0.5mA，gmN=3.66×1