ddr2控制器的设计与实现

《ddr2控制器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、DDR2控制器的设计1引言为了适应更高速度的数据处理需求，JEDEC-79-2C定义了一种新生代内存技术标准，这就是DDR2SDRAM（DoubleDataRate2SDRAM）。相对于DDR，DDR2拥有更少的能耗和发热量，更高的密度和频率，数据传输更达到了400MHz以上。DDR2不但可以在时钟的上升沿和下降沿采样，而且可以进行4bit预读取，两倍于DDR的2bit预读取，因此，在同样的核心频率（内部存储单元阵列时钟）下，DDR2的实际传输速率是DDR的两倍。简单来说，当核心频率为100MHz时，DDR的实际传输速率为200MHz，而DDR2的实际传输速率可以达到400MHz。除

2、了4bit预读取之外，DDR2还采用了三项新技术：（1）离线驱动调整(OCD，Off-ChipDriver)；（2）片内终结器ODT(On-DieTermination)；（3）前置CAS(PostColumnAddressStrobe)。2DDR2SDRAM的控制指令DDR2与DDR在指令系统上的重要区别在于增加了对OCD校准、ODT参数的设定和前置CAS的设置，这些设置都通过LoadMode指令配置模式寄存器进行加载。2.1OCD校准的配置OCD技术用来在DDR2芯片之外调整“差动电压信号”波形交叉点，以平衡上升与下降信号的波形，提升信号品质，强化噪音抵抗能力，进而提升整体效能。

3、2.2ODT的参数设定在并行总线中，信号传输到一端尽头之后不会自动消失，而会被反射回去，这样就会与后面传送的信号发生碰撞，导致数据传输出错。DDR2通过截断、抑制来自线路终端信号反射所造成的信号干扰现象，比起DDR必须在主机板上设计的阻抗所搭配的终端阻绝电阻，ODT的设计更能提高信号终结的质量。2.3CAS后附加延迟（AL，AdditiveLatency）的设定前置CAS是为了提高DDR2的存取效率而设计的。在前置CAS操作中，CAS信号能够被插到RAS(RowAddressStrobe)信号后一个时钟周期，这使得CAS信号可以在AL后面若干个周期仍保持有效，AL的值可以设定为0,1

4、,2,3或4。由于将CAS信号设置在RAS信号后一个时钟周期，因此ACT（激活）和CAS信号始终不会产生冲突，从而简化了控制电路的设计，避免总线上的冲突，提升DDR2的读写访问效率。但是该参数的设置也会给数据的实际读写增加相应的延迟，即：WL（WriteLatency，写延迟）=AL+CL–1；RL（ReadLatency，读延迟）=AL+CL；其中CL为列选择到数据输出的延迟。2.4访问操作指令DDR2的访问操作主要通过片选信号CS#、行地址选择信号RAS#、列地址选择信号CAS#、写使能信号WE#和时钟使能信号CKE的组合来实现。DDR2的主要操作指令及其控制信号真值表如表1所示

5、。表1DDR2指令真值表FunctionCS#RAS#CAS#WE#A10LOADMODELLLL-AutoRefreshLLLH-SinglebankprechargeLLHLLAllbankprechargeLLHLHBankactiveLLHHXWriteLHLLLWritewithauto-prechargeLHLLHReadLHLHLReadwithauto-prechargeLHLHH图1给出了DDR2内存标准的读/写时序图。（a）读操作：RL=4(AL=1，CL=3，BL=4)（b）写操作：WL=2，BL=4图1DDR2读/写操作时序3DDR2SDRAM控制器的设计DD

6、R2SDRAM控制器的主要功能是完成DDR2的初始化，将DDR2复杂的读写时序转化为用户简单的读写时序，以及将DDR2的双时钟沿数据转换为用户的单时钟沿数据；同时，控制器产生周期性的刷新命令维持DDR2内的数据。3.1DDR2控制器的逻辑框图DDR2控制器主要包括了DDR2控制模块（controller）、指令调度与重排序模块（schedule&reorder）、接口模块（interface）、数据通道模块（userpath）、ECC校验模块（ECC）和初始化模块（initialization），分别实现控制器的指令译码、指令调度与优化排序、控制信号的产生与反馈、接口时序匹配、数据调

7、制与解调、数据传输校验和DDR2的初始化等。DDR2控制器的结构框图如图2所示。图2DDR2控制器的结构框图3.2DDR2控制器的控制模块和状态机设计DDR2控制模块主要的功能是：在系统上电或复位时，与初始化模块配合，完成控制器和所控制的DDR2的初始化工作；在系统正常工作时，进行系统读写请求指令的接收与应答，对系统访问的地址采样与同步，完成所需状态的转换、时序同步，产生相应的控制信号和状态指示信号，调用指令调度与重排序模块，实现指令的优化排序，节约段转换