用于固态硬盘ddr2控制器设计

用于固态硬盘ddr2控制器设计

ID:34398104

大小:529.00 KB

页数:61页

时间:2019-03-05

用于固态硬盘ddr2控制器设计_第1页
用于固态硬盘ddr2控制器设计_第2页
用于固态硬盘ddr2控制器设计_第3页
用于固态硬盘ddr2控制器设计_第4页
用于固态硬盘ddr2控制器设计_第5页
资源描述:

《用于固态硬盘ddr2控制器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、华中科技大学硕士学位论文摘要随着CPU运算速度的不断加快,传统的机械硬盘的读写速度的瓶颈效应越来越明显,进而导致了固态硬盘的发展。可以预见在不久的将来,固态硬盘将会得到大规模的应用。目前主流的固态硬盘的存储介质为Flash,当超过一定的擦写次数之后,Flash的存储可靠性会迅速降低,并且Flash的数据传输速度远小于固态硬盘外部数据传输速度。在固态硬盘中引入DDR2SDRAM(DoubleDateRateTwoSynchronousDynamicRandomAccessMemory,第二代双倍数据率同步动态随机存取存储器)作为缓存,不仅能够解决传输速率不一致的问题,

2、而且通过合并写操作,减少Flash的擦写次数,进而延长Flash的寿命。本文根据DDR2的JEDEC标准,对DDR2控制器进行了功能上的划分,并使用硬件描述语言实现各个模块的功能。着重分析了DDR2控制器设计的重点以及难点所在——数据的校准,并利用四个步骤的校准,实现读数据从数据选取脉冲时钟域到系统时钟域的转换。通过分析DDR2的时序与性能间的关系并结合固态硬盘的应用,对DDR2控制器进行了性能上的优化,降低DDR2的功耗的同时提高了DDR2的带宽利用率。利用流水线的技术,隐藏了读写地址比较、更新的处理时间,加快了DDR2控制器的处理速度。内建自测试模块提供两种测试

3、模式可以用来测试DDR2芯片的好坏。构建结构化的测试平台,对DDR2控制器进行了仿真验证,大大缩短了DDR2控制器的验证时间。利用FPGA验证控制器逻辑部分功能的正确性。利用Nanosim-VCS混合仿真验证全数字DLL以及延迟链的功能正确性。关键词:固态硬盘,DDR2控制器,数据校准,带宽利用率I华中科技大学硕士学位论文AbstractAstheacceleratingspeedofCPUoperation,traditionalmechanicalharddiskwhichisreadingandwritingslowlyhavebecomethebottlen

4、eckofcompute,whichresultinthedevelopmentofsolidstatedisk.WecanexpectthatSSDwillbeappliedlargely.FlashisthestoragemediainmostSSD.Afterreachcertainwriteendurance,thereliabilityofflashwillberapidlyreduced,andthetransferrateofflashismuchsmallerthantheSSDexternaltransferrate.IntroducingDDR2

5、asthecacheofSSD,cannotonlysolvetheproblemofinconsistenttransferrate,butalsocanextendthelifeofflashbymergingwritingoperationandreducingthenumberofwritinganderasing.AccordingtotheJEDECDDR2standard,wecarriedouttheDDR2controllerfunctionaldivisionandimplementthefunctionofeachmoduleusinghard

6、waredescriptionlanguage.WefocusedonanalyzingthedifficultyoftheDDR2controller--thedatacalibration,andusedafour-stepcalibrationtoachievethereadingdatatransitionfromtheDQSdomaintothesystemclockdomain.ByanalyzingtherelationshipbetweentimingandperformanceofDDR2andcombiningtheapplicationofSS

7、D,weoptimizedtheperformanceoftheDDR2controller,whichimprovedthebandwidthutilizationwhilereducingthepower.Theusageofpipelinetechnologyhidthecomparingandupdatingtimeofreadingandwritingaddresses,whichacceleratedtheprocessingofDDR2controller.Built-inselftestmoduleprovidedtwotestmodesthat

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。