关于时序逻辑电路的试题

关于时序逻辑电路的试题

ID:12175883

大小:6.60 MB

页数:128页

时间:2018-07-16

关于时序逻辑电路的试题_第1页
关于时序逻辑电路的试题_第2页
关于时序逻辑电路的试题_第3页
关于时序逻辑电路的试题_第4页
关于时序逻辑电路的试题_第5页
资源描述:

《关于时序逻辑电路的试题》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、时序逻辑电路(225)6.11.说明时序电路和组合电路在逻辑功能和电路结构上有何不同?答:逻辑功能上,时序电路任一时刻的输出不仅取决于当时的输入,而且与电路的原状态有关。结构上的特点有两点:(1)时序电路中包含存储元件,通常由触发器构成。(2)时序电路的存储元件的输出和电路输入之间存在着反馈连接。2.为什么组合电路用逻辑函数就可以表示其逻辑功能,而时序电路则用驱动方程、状态方程、输出方程才能表示其功能答:因为组合电路的输出只与当前的输入有关,因此用逻辑函数就可以表示其逻辑功能;而时序电路任何时刻的输出不仅取决于当前的输入,同时也取决于过去的输入序列,因此需要用驱动方程、状

2、态方程、输出方程才能表示其功能。3.试分析图所示时序逻辑电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。4.同步时序电路和异步时序电路比较,其差异在于后者。BA.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关5.某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲,欲构成此分频器至少需要个触发器。AA.10B.60C.525D.315006、当时序电路存在无效循环时该电路不能自启动。(√)7.若用JK触发器来实现特性方程为,则JK端的方程为。AA.J=AB,K=B.J=AB,K=C

3、.J=,K=ABD.J=,K=AB8、当时序电路存在无效循环时该电路不能自启动。(√)9、同步时序电路具有统一的时钟CP控制。(√)10.若要设计一个脉冲序列为1101001110的序列脉冲发生器,应选用个触发器。CA.2B.3C.4D.1011.同步时序电路由组合电路和存储器两部分组成。(√)12.组合电路不含有记忆功能的器件。(√)13.时序电路不含有记忆功能的器件。(√)14.同步时序电路具有统一的时钟CP控制。(√)15.异步时序电路的各级触发器类型不同。(×)16.D触发器的特征方程Qn+1=D,而与Qn无关,所以,D触发器不是时序电路。(×)17.在同步时序电

4、路的设计中,若最简状态表中的状态数为2N,而又是用N级触发器来实现其电路,则不需检查电路的自启动性。(√)18.利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态。(√)19.如图所示时序电路。写出电路的驱动方程、状态方程,画出电路的状态转换图,说明电路的逻辑功能,并分析该电路能否自启动。解:答题要点(1)电路驱动方程为:电路状态方程为:状态图如下:该电路是一个5进制计数器;能自启动。20、时序逻辑电路在结构上包含____________两部分。(组合逻辑电路,存储电路)21.时序逻辑电路的特点是,任意时刻的输出不

5、仅取决于该时刻的输入信号还与电路的_____________有关。原状态22.电路如下图所示,若输入CP脉冲频率为20KHZ,则输出F的频率为。(5KHZ)23.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序逻辑电路(同步、异步)24.将D触发器的D端与它的端连接,假设Q(t)=0,则经过100个脉冲作用后,它的状态Q为__________________。025.触发器实质上就是一种功能最简单的时序电路26.分析如图所示电路,画出Y1,Y2,Y3的波形。Y1QY21&JCPKY3&CP解:解题要点,(1)列驱动方程及状态方程&(2)列输出方程(3)画输出波形.27

6、.分析电路功能,并说明能否自启动。QQQJJJF3F2F1KKKCP解:答题要点(1)电路驱动方程为:(2)电路状态方程为:状态图如下:可作扭环形计数器(模六),可以自启动。28.如图所示时序电路。写出电路的驱动方程、状态方程,画出电路的状态转换图,说明电路的逻辑功能,并分析该电路能否自启动。&装订线&DQ1DQ2DQ3CP解:(1)这是一个同步时序逻辑电路的分析问题。先写驱动方程再写状态方程001Q1Q2Q3000100110011111101010(2)画状态转换图可见:这是一个可以自启动的模五计数器电路29、分析下图TTL电路实现何种逻辑功能,其中X是控制端,对X=

7、0,X=1分别分析,假定触发器的初始状态为Q2=1,Q1=1.并判断能否自启动。解:从图可知,X是控制端,CP是时钟脉冲输入端,该时序电路属于计数器.对其功能分析如下:1)时钟方程CP1=CP2=CP,是同步工作方式.2)驱动方程代入特性方程中得状态方程Q2Q1300111001画状态转换图Q2Q1300111001X=0时,X=1时由状态转换图可知,当X=0时,是同步三进制加法计数器;当X=1时,是同步三进制减法计数器.无效状态Q2Q1=11在上述情况下只需一个CP就进入有效状态,因而能自启动.总之,该时序逻辑电路是同步三进

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。