数字显示电路实验报告

《数字显示电路实验报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电子技术实验《数字电子技术基础》课程实验报告班级：小组成员：9数字电子技术实验一、实验目的：1、掌握基本门电路的应用，了解用简单门电路实现控制逻辑。2、掌握编码器、译码和现实电路的设计方法。3、掌握用全加器、比较器设置电路的方法。二、实验要求：一操作面板左侧有16个键，编号为0到15个数字，另在面板右侧配2个共阳七段显示器。设计一个电路：当按下小于10的按键后，右侧低位七段显示器显示数字，左侧七段显示器显示0；当按下大于9的按键后，右侧低位七段显示器显示个位数，左侧七段显示器显示1。若同时按下几个键，优先级别顺序是15到0。三、实验原理图：9数字电子技术实验四、设计思想和基

2、本原理1、编码电路16线-4线编码器输入信号为A15-A0，低电平有效，而A15的优先权最高，A0的优先权最低，输出Z3、Z2、Z1、Z0为4位二进制反码（即0000-1111）。可用第一片的输入端I7-I0分别接A15-A8，第一片的输入端I7-I0分别接A7-A0，显然第一片的优先权应高于第二片，只有当A15-A8无信号时才允许第二片工作。因此，将第一片的选通输出端YS和第二片的控制端S相连，即可实现上述功能。然后经过与非门，将Z3、Z2、Z1、Z0取反。2、基本门电路、全加器电路根据系统的要求，显示输入应为8421BCD码，可以采用加6的方法实现。当小于9时直接输入；当大

3、于9时，将BCD码加6（溢出后相当于减10）且十位进一。9数字电子技术实验3、译码、显示电路将经过编码、基本门电路和全加器电路得到的四位二进制经译码器得到8421BCD码，由于采用74LS47显示译码器，其输出为低电平有效，因此采用共阳数码管。五、元件功能及管脚1、编码器·用二进制代码表示某种特定含义的信息称为编码；实现编码功能的逻辑电路称为编码器。·优先编码器不需对输入变量施加约束条件。它允许几个输入端同时为有效电平。当几个输入端同时出现有效电平时，电路只对其中优先级别最高的一个进行编码。·74LS1488线-3线BCD优先编码器输入：0-7（I0～I7）为数据输入端（低电平

4、有效）；EI（ST）为选通输入端。输出：A2～A0（Y3～Y1）为编码输出(反码输出）端；GS（YEX）为扩展输出端；E0（YS）为选通输出端。EI(ST):输入使能端EI=0允许编码；EI=1禁止编码GS(YEX):扩展输出端GS=0时，表示A2、A1、A0有编码输出。EO(YS):级联控制EO与优先级别低的相邻编码器的EI端相连,EO=0时,允许优先级别低的相邻编码器工作；否则禁止优先级别低的相邻编码器工作。2、译码器·把某种编码转化为对应的信息，这种组合逻辑电路称为译码器。译码器常分为二进制译码器、BCD译码器、显示译码器。9数字电子技术实验·在数字系统中，常常需要将译码

5、输出显示成十进制数字或其他符号。因此，希望译码器能同显示器配合使用，或者直接能驱动显示器，这种类型的译码器称为显示译码器。·最常用的显示译码器是能驱动七段显示数码管的BCD——七段字形译码器。·七段字形数码显示器又称为数码管。根据发光材料的不同又分为荧光、液晶（LCD）和发光二极管（LED）等多种七段数码管。·74LS47-BCD-七段译码器/驱动器——用来驱动共阳极的数码管·7段译码器的作用是将DCBA输入的4位BCD码译成与之对应的七段字型输出信号，用于驱动数码管。·LT：数码管测试输入端，LT=0且BI=1时，数码管各段全亮。·BI/RBO：消隐输入/串行消隐输出端。为线

6、与逻辑，用作消隐输入/串行消隐输出。BI=0时，所有的段输出禁止，数码管各段全黑，处于熄灭状态。用RBO=0输出信号可以控制多位数码管灭零。只需将RBO与要求同本片同时灭零的其它显示译码器的RBI相连，便可实现。·RBI：灭零输入使能端。当RBI=0且DCBA输入为0，LT=1时，数码管各段全灭。而DCBA输入为其它值时，数码管都能显示对应的数码。利用此功能可以对无意义的数码进行消隐。3、与非门——74LS0074LS00是一个与非门组合集成片子，其中包含四个与非门。9数字电子技术实验4、七段LED共阳数码管LED七段数码管由7个发光二极管组成。发光二极管工作电压为1.5V~3

7、V，一般工作电流为几mA~十几mA。·按不同的驱动方式，数码管可分为共阴极和共阳极两种接法。·使用时每个二极管支路均应接限流电阻，以防二极管因电流过大而损坏。5、加法器——74LS28374LS283是4位二进制超前进位全加器。全加器是实现二进制加运算功能器件。用4位二进制加法器构成BCD码加法器，当运算结果（和）小于或等于1001时，BCD码加法与4位二进制加法结果相同；当和数大于1001时，由于BCD码是逢十进一，而4位二进制加法是逢十六进一，因此要在组间进位方式上加一个校正电路，即在4