北邮数电实验四报告

《北邮数电实验四报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、北邮数电实验四报告总结和结论...............................................9七、源程序.....................................................10一、任务要求设计并实现一个掷骰子游戏电路。基本要求：1.电路可供甲乙二人游戏，游戏者甲使用的按键为BTN0，游戏者乙使用的按键为BTN1。2.每按一次按键，代表掷一次骰子，可随机得到1～6范围内的两个数字。3.甲乙按键产生的随机数字分别用数码管DISP0-DISP

2、1、DISP2-DISP3显示,并用DISP7显示比赛局数，比赛结束用8×8点阵显示获胜方，并伴有声音效果。4.具体游戏规则如下：5.第一局比赛，甲乙依次各按一次按键，按键所得两数之和为7或11者胜；若无人取胜，则进行第二局比赛；6.第二局比赛，甲乙每人各按一次按键，按键所得二数之和与第一局比赛相同者获胜，若无人获胜，则进行第三局比赛，重复进行步骤（2），直到出现胜者为止。7.游戏局数最多进行六局。在第六局比赛时，若重复进行步骤（2）仍未出现胜者，以按键所得两数之和最大者为获胜方。提高要求：1.增加多人

3、游戏的功能，数码管可分时记录显示每个游戏者的骰子点数。2.点阵显示增加游戏开机动画、结束动画，并伴有乐曲播放。3.自拟其它功能。二、系统设计1.设计思路首先，鉴于FPGA程序语言的特点与EPM系列芯片的功能，采用模块化设计，各模块通过VHDL或基本器件实现，然后通过电路原理图连接各模块。设计方面，主要分为分频器、点阵显示模块、数码管显示模块、随机数生成模块、按键防抖模块、音频模块、逻辑模块。由于数据量小，各模块内部通过编程语言实现寄存功能，而不单独设立储存器。2.系统框图系统模块图：模块方案：MDS状态

4、图：篇四：北邮数电实验报告上三．VHDL语言设计思路及实现1.VHDL语言实现分频器（十分频）使用两个进程：p1用来控制在时钟上升沿触发，p2用中间变量temp来控制占空比为10%LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYfenpinISPORT(clk,clear:INSTD_LOGIC;clk_out:OUTSTD_LOGIC);ENDfenpin;ARCHITECTUREstrucOFfe

5、npinISSIGNALtemp:INTEGERRANGE0TO11;BEGINp1:PROCESS(clear,clk)BEGINIFclear='0'THENtemp<=0;ELSIFclk'EVENTANDclk='1'THENIFtemp=9THENtemp<=0;ELSEtemp<=temp+1;ENDIF;ENDIF;ENDPROCESSp1;p2:PROCESS(temp)BEGINIFtemp<9THENclk_out<

6、;='0';ELSEclk_out<='1';ENDIF;ENDPROCESSp2;ENDstruc;2.VHDL语言实现模10计数器异步复位十进制计数器，计数状态为0000~1001，状态的改变通过q_temp实现，最后将其赋值给q，进行输出。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYbcd24ISPORT(clk,clr:INSTD_LOGIC;q:OU

7、TSTD_LOGIC_VECTOR(3DOp:STD_LOGIC_VECTOR(3DOp<=0000;ELSIFq_temp=1001THENq_temp<=0000;ELSEq_temp<=q_temp+1;ENDIF;ENDIF;ENDPROCESS;q<=q_temp;ENDstruc;3.VHDL语言实现数码显示译码器通过不同的字段编码使LED数码管显示不同数字，用a表示计数状态，b表示字段a~g，下载时将b的7个值对应相应的a~g，以正确显示数字。libraryieee

8、;useieee.std_logic_1164.all;entityyimaqi24isport(a:instd_logic_vector(3doaqi24;architectureyimaqiofyimaqi24isbeginprocess(a)begincaseais的分频器，模10计数器，数码管显示译码器。分频器将计算机频率降低作为输入，使数字变化周期为1秒。模10计数器用以控制输出10个数字。数码管显示译码器用来下载至实验板上观察结