北邮数电实验电子沙漏实验报告

《北邮数电实验电子沙漏实验报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、数字电路与逻辑设计实验报告选题：电子沙漏的设计与实现班级：学号：姓名：序号：2014年11月12日一、任务要求：1、相关知识：沙漏是一种古老的计时工具，也是一种玩具。电子沙漏用发光二极管表示沙粒，模拟沙漏的运动过程。电子沙漏会像真正的沙漏一样，上部的沙粒（点亮的发光二极管）一粒一粒往下掉，下部的沙粒一粒一粒堆起来。在结构上，两组各16个发光二极管分别排列成为两个三角形，如图1所示。其中：VD0～VD15位于上部，排列成倒三角形；VD0'～VD15'位于下部，排列成正三角形。两个三角形的顶尖相对，组成沙漏形状。当上部有一个发光二极管熄灭时，相应地下部就有

2、一个发光二极管点亮，模拟了沙粒的运动。2、基本要求：①　采用8*8双色点阵显示电子沙漏的开机界面，如图2所示。其中红色LED代表沙漏的上半部分沙粒VD0～VD15，绿色LED代表沙漏的下半部分VD0'～VD15'。②　用拨码开关SW1模拟重力感应器。当SW1为低电平时，沙粒从VD0～VD15向VD0'～VD15'移动；当SW1为高电平时，沙粒从VD0'～VD15'向VD0～VD15移动。③　按键BTN0作为计时启动停止按键，启动后沙粒即可按照SW1设定的方向移动，以SW1为低电平时为例，LED移动的顺序与对应关系如图3的1～16所示（若SW1为高电平，

3、则点阵显示移动顺序为16～1）。每颗沙粒的移动时间为1秒，当移动到图3的16时，若SW1仍为低电平，则保持沙粒不动，但计时继续，直到SW1的电平发生变化或者BTN0计时停止。①　设计实现一个60秒计时器，当按键BTN0启动时开始工作，用于在沙粒移动过程中进行计时校准，并用数码管DISP0～DISP1显示计时结果。3、提高要求：①　可以调节控制电子沙漏的流动速度。②　用多种方式呈现电子沙漏界面。③　自行设定沙粒的移动路径，显示每颗沙粒的移动过程。④　外接重力感应器，实现真实的电子沙漏功能。⑤　自拟其它功能。二、系统设计：总体框图：输入防抖模块译码模块时钟

4、主程序输出译码数码管、点阵显示分块设计：①　输入模块：由btn按钮和拨码开关构成。采用序列存储的方式存储相应的输入。②　输入译码模块：将输入的符号序列转化成先用状态，以便选取对应的计算方法；将输入的8421bcd码转化成相应的两位十进制数。③　数码管、点阵显示模块：将寄存器内的数进行输出到数码管上。④　防抖模块：在用按键输入时，所得到的信号可能会有抖动，因此加入此抖动电路。流程图：三、仿真波形及波形分析：点阵显示采用行扫描模式四、源程序：------------------------------------------FileName:ShaLou.

5、vhd--System:QuartusII9.1--Author:WangHongjie2012210176--Revision:Version1.0,2014-11-3----------------------------------------libraryieee;useieee.std_logic_1164.all;entityshalouisport(clk:instd_logic;--系统时钟sw:instd_logic;--拨码开关SW1控制沙粒移动方向bto:instd_logic;--启动暂停bt1:instd_logic;--复位

6、bt2:instd_logic;--速度lieh:outstd_logic_vector(7downto0);--REDliel:outstd_logic_vector(7downto0);--GREENhang:outstd_logic_vector(7downto0);--行扫描a:outstd_logic_vector(6downto0);--七段数码管cat:outstd_logic_vector(5downto0));--数码管选择endentity;Architectureaofshalouissignaltemp:integerrange

7、0to49999;signalclktmp:std_logic;signalclkout:std_logic;signaltemp1:integerrange0to199;signalclktmp1:std_logic;signalclkout1:std_logic;signaltemp2:integerrange0to299;signalclktmp2:std_logic;signalclkout2:std_logic;signalqt:integerrange0to5;signalbto_tmp:std_logic;signalbto_out:st

8、d_logic;signalqt1:integerrange0to5;signalbto_tm