2、在电路中增加传感器,还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。 本实验报告介绍了使用VHDL开发FPGA的一般流程和频率计的基本原理和相应的测量方案,采用了一种基于FPGA的数字频率的实现方法。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真,并完成了综合布局布线,最终下载到芯片Spartan3A and Spartan3AN上取得良好测试效果,圆满完成实验测试。 关键字:FPGA,VHDL,ISE,ModelSim软件,频率测量,数字频率计。提出
6、9.999KHz 第二档:闸门时间为0.1S时,最大读数为9999.99KHz 第三档:闸门时间为0.01S时,最大读数为99999.9KHz。 4.显示工作方式: a、用六位BCD七段数码管显示读数。 b、采用记忆显示方法 c、实现对高位无意义零的消隐。1.原理图2.单元电路设计 1.分频模块 VHDL程序: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity
7、fenpinqi is Port ( clk : in STD_LOGIC; clk10 : out STD_LOGIC; clk100 : out STD_LOGIC; clk1000 : out STD_LOGIC); end fenpinqi;architecture Behavioral of fenpinqi is signal counter2:Integer range 1 to 2400000:=1; signal counter3:Integer ran
8、ge 1 to 240000:=1; signal counter4:Integer range 1 to 24000:=1; signal cl