可编程逻辑电路设计实验

《可编程逻辑电路设计实验》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、可编程逻辑设计实验报告教学院专业班级学号姓名49目录实验一LPM环境熟悉内容2实验二CPLD的ROM/RAM使用6实验三CPLD的FLASHMEMORY使用9实验四CYCLONEII系列FPGA内部存储器应用12实验五FPGA内部乘法器的应用15实验六stratix内部结构及移位寄存器设计18实验七FPGA内部RAM应用——异步FIFO设计21实验八FPGA的锁相设计25实验九FPGA中数字信号处理模块应用29实验十ALU设计34实验十二乘法器的FPGA设计41实验十三FFT的FPGA设计4749实验一LPM环境熟悉内容[实验目的]1、学

2、会使用LPM参数化模块库进行系统设计。2、学会器件选择及器件的引脚分配3、了解所选器件的逻辑单元结构[实验原理]1、用LPM参数模块化设计方法设计一个16位的加减可控计数器2、选择合适器件，并进行引脚分配3、查看器件内部资源使用情况，并对引脚重新进行合理分配[实验步骤]1、打开QuartusII，新建一个工程addsub163、打开symboltool，选择megafunctions/arichmetic下的lpm_counter,点击OK,修改该宏函数输出的形式及存放目录和名称494、选择器件，输入数据位数和实现的功能,选择器件的计数使

3、能5.选择清零端口,可加上输入输出端口6.选择具体器件,进行引脚分配（如果引脚自动分配，可直接进行综合编译）497.查看器件内部逻辑单元使用情况,内部资源调整8.内部资源调整后重新综合9.功能仿真达到预期结果49实验二CPLD的ROM/RAM使用[实验目的]1、学会使用LPM参数化模块库进行CPLD的ROM设计。2、学会使用LPM参数化模块库进行CPLD的RAM设计。3、学会用QuartusII进行波形仿真，验证设计的ROM/RAM是不是正确。4、了解所选器件的逻辑单元结构[实验原理]以用LPM参数化模块库设计一个16k的RAM为例，选择

4、器件为EPF10K20TC144-3。1、打开QuartusII，新建一个工程RAM16k。2、新建一个图形输入文件.bdf3、打开symboltool，选择megafunctions/storage下的lpm_ram_dp,点击OK或者点击MegaWizardPlug_inManager…[实验步骤]1、该宏函数输出的形式及存放目录和名称492、选择器件及RAM的容量（输出数据宽度和地址宽度，MAX系列只有RAM），cyclone和stratix系列可以是单时钟3、选择输入输出端口（如果输出端口不选择，则只需要一个时钟信号，即输出是组合

5、电路输出）。494、完成设计，点击ok5、加入输入输出引脚6、保存.bdf文件（注意文件名不能跟创建的ram文件名一致），建立波形文件，进行仿真。(1)图为将数据存入相应的地址单元，使能信号为1时可以写入数据。（2）图为将数据从相应的地址单元取出，使能信号为0时可以读出数据。49实验三CPLD的FLASHMEMORY使用[实验目的]1、学会使用LPM参数化模块库进行MAXII系列的FLASHMEMORY设计。2、学会使用LPM参数化模块库进行CYCLONEII系列的RAM设计。3、学会用QuartusII进行波形仿真，验证设计的ROM/R

6、AM/FLASHMEMORY是不是正确。4、了解所选器件的逻辑单元结构。[实验原理]以用LPM参数化模块库设计一个FLASH，选择器件为flashmemory。1、打开QuartusII，新建一个工程flash。2、新建一个图形输入文件.bdf3、打开symboltool，选择点击MegaWizardPlug_inManager…4、选择好器件进入到如下图，选择串行总线，MAXII[实验步骤]1、在选择器件之前先建一个.mif的文件，填充好数据，在接下来的器件生成的过程中直接选择加载该文件2、在将器件建好之后，进行综合时会有错误，这是应该

7、打开软件上方的assignments里的device然后选择MAXII,完成后综合就不会出现错误497、建立仿真波形文件8、画出波形进行仿真，与实现建好的.mif文件的数字进行对照，以验证仿真的正确性499、对器件引脚的介绍①addr[8..0]引脚为9位地址端口②di[15..0]为16位数据输入端口③nread为读端口，低电平有效④nwrite为写端口，低电平有效⑤nerase为数据擦除端口，低电平有效⑥do[15..0]为16位数据输出端口10、ISP与IIC总线SPI是一种高速、全双工、同步通信总线，传输的数据位为8位，传输时高位

8、在前，地位在后。IIC总线每一位数据位的传输都与时钟脉冲相对应，逻辑“0”和逻辑“1”的信号电平取决于相应的电源电压Vcc。数据传输时，SCL为高电平期间，SDA上的数据必须保持稳定，在SCL