可编程逻辑实验报告

可编程逻辑实验报告

ID:26104591

大小:499.50 KB

页数:17页

时间:2018-11-24

可编程逻辑实验报告_第1页
可编程逻辑实验报告_第2页
可编程逻辑实验报告_第3页
可编程逻辑实验报告_第4页
可编程逻辑实验报告_第5页
资源描述:

《可编程逻辑实验报告》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、西安邮电学院可编程逻辑实验报告系别学号成绩实验日期班级姓名教师签字实验名称一:实验目的二:实验所用仪表及主要器材三:实验原理简述(原程序、真值表、原理图)四:实验测量记录(数据、仿真波形图及分析、原程序分析、硬件测试实分析)五:实验心得(实验中问题的解决方法等)实验1用原理图输入法设计门电路一:实验目的(1)掌握PLD芯片的基本使用方法,熟悉EAD软件MAX+plus2操作;(2)学会利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析;(3)能够利用CPLD器件开发具有基本与非逻辑功能的数字电路。二:实验所用仪表及主要器材PC、可编程逻

2、辑实验电路板、下载线、USB电源线、双踪示波器、数字万用表、导线若干。三:实验原理简述(原程序、真值表、原理图)用原理图输入法完成以下逻辑表达式的电路设计,要求编译仿真并下载验证其功能:①②真值表:ABCD00000000100010000111010000101001100011111000010010101001011111001110111110111111AB001011101110电路图:①②四:实验测量记录(数据、仿真波形图及分析、原程序分析、硬件测试实分析)仿真波形图:①②实验3组合逻辑电路设计(一)——编译码器设计一:实验目的

3、(1)熟悉组合逻辑电路的VHDL语言描述方法;(2)掌握利用CPLD器件实现组合逻辑数字电路的方法和过程。(3)熟悉掌握“case”语句与“if…else…”语句的用法。二:实验所用仪表及主要器材PC、可编程逻辑实验电路板、下载线、USB电源线、双踪示波器、数字万用表、导线若干。三:实验原理简述(原程序、真值表、原理图)设计下面代码转换电路:数字输入输出数字输入输出(8421BCD码)(余3码)(8421BCD码)(余3码)000000011501011000100010100601101001200100101701111010300110

4、110810001011401000111910011100源程序:四:实验测量记录(数据、仿真波形图及分析、原程序分析、硬件测试实分析)仿真波形:实验4组合逻辑电路设计(二)—三态门、数选器、逻辑运算器一、实验目的(1)掌握三态门、数选器、逻辑运算器三种组合逻辑电路的设计方法,及其VHDL描述方法。(2)掌握利用CPLD器件开发组合逻辑电路的方法。二、实验所用仪表及器材PC,可编程逻辑实验电路板,下载线,USB电源线,双踪示波器,数字万用表,导线若干。三、实验原理描述注意事项(1)有时程序代码虽然简单,但是占用器件资源却多;相反,有时程序代

5、码虽然复杂,但是占用器件资源却少。因此,不能简单地用程序代码简单还是复杂来判断程序代码的优劣,而是要对程序代码进行综合评价,才能得以比较科学的理论。(2)Std_logic数据类型,除“0”、“1”外,还有其他值,用others穷尽所有可能的组合值。(3)结构体“with-select”是并行选择信号赋值语句。与case语句相似,不允许条件重叠和涵盖不全。要用“whenothers”代表其他值,一穷尽所有可能值。(4)编程要根据要求及真值表,要考虑输入所有可能出现的情况,尽量简洁。(5)建立功能仿真波形时,要穷尽输入所有逻辑组合情况。(6)下

6、载后测试电路功能时,要验证真值表里的所有逻辑组合情况。四、实验内容(1)设计一个多数表决电路,要求:1、当输入A、B、C、D有三个或三个以上为1时输出F为1;输入为其他状态时输出为0。2、写出实验内容的真值表及逻辑表达式。3、编写出实现该电路的VHDDL程序。4、用MAX+plus2进行仿真。5、将编好的程序下载到CPLD芯片里,观察结果。真值表ABCDF00000000100010000110010000101001100011111000010010101001011111000110111110111111CD0001111000000

7、0010010110111100010根据卡洛图可得:F=ABC+ACD+ABD+BCDVHDL程序及仿真图:(1)设计一个二位二进制数相乘电路,要求:1、写出实验内容的真值表。2、编写出实现该电路的VHDL程序。3、用MAX+plus2进行仿真。4、将编写好的程序下载到CPLD芯片里,用发光二极管观察结果。真值表ABCDF000000000001000000100000001100000100000001010001011000100111001110000000100100101010010010110110110000001101001

8、11110011011111001VHDL程序及仿真图:(1)设计一个一位二进制全减器电路,要求:1、输入为被减数、减数和来自低位的借位,输出为两数之差和向高位的借

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。