资源描述：
《实验项目--Verilog组合逻辑设计.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、实验目的掌握使用XilinxISE软件的使用学习Verilog语言的组合逻辑的设计方法根据逻辑电路图进行门级描述掌握Verilog模块的仿真测试方法掌握可下载的流文件的生成方法熟悉FPGA开发板，在开发板上进行测试1Nexys3开发板2电源开关外接电源插孔实验任务1．3-8译码器74x138的设计和实现。（必做题）2．两输入4位多路选择器74x157的设计和实现。（必做题）3．4位并行进位加法器74x283的设计和实现。（选做题）实验要求如下：1．采用Verilog语言设计，使用门级方式进行描述。2．编写仿真测试代码。3．编写约束文件，使
2、输入、输出信号与开发板的引脚对应。4．下载到FPGA开发板，拨动输入开关和按钮，观察Led灯的显示是否符合真值表。374x138译码器的真值表低位高位111111111111111011111101111110111111011111101111110111111011111101111111XXX000001010011100101110111GCBA011111111Y7_LY6_LY5_LY4_LY3_LY2_LY1_LY0_L3-8译码器，输出低有效ABCG1高G2A低G2B低Y0Y1Y2Y3Y4Y5Y6Y774x138_____
3、___G=G1G2AG2B4低位高位Y3_L=(G·C’·B·A)’ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138G=G1·G2A’·G2B’输出是低有效3个控制信号中有两个是低有效（教材第270页倒数第9行最后一句的原文有更正）74x138的逻辑表达式574x138的逻辑电路图674x138译码器的Verilog设计设计任务：在Nexys3开发板上实现74x138译码器。设计步骤：阅读《数字设计原理与实践》（原书第４版）第270-272页，理解74x138译码器的功能。仔细分析图6-35，确定输入、输出端口名称，补充
4、中间信号的名称。根据图6-35中每个门的输入、输出信号，编写门级描述代码，参考格式为非门：not[元件名](输出,输入);与非门：nand[元件名](输出,输入,输入);或非门：nor[元件名](输出,输入,输入);上面的元件名是可选项，可以不编写。774x138译码器的实验步骤1.双击ISEDesignSuite14.7图标2.点击菜单File->NewProject83.设置项目名称和文件目录点击按钮选择目录输入项目名称由于ISE的局限，目录和项目名称中不要有中文或空格。目录和项目名称可以改为其它有意义的名字。94.项目设置请根据左图
5、进行设置，然后点击Next按钮。进入下一对话框时点击Finish按钮。105.新建源文件点击右键弹出菜单点击NewSource…116.新建Verilog文件选择文件类型输入文件名然后一直点击Next或Finish按钮127.输入Verilog源代码138.部分设计代码(供参考)-参考文件：decoder_74x138.v(G1,G2A_L,G2B_L,C,B,A,Y7_L,Y6_L,Y5_L,Y4_L,Y3_L,Y2_L,Y1_L,Y0_L);inputG1,G2A_L,G2B_L;inputC,B,A;outputY7_L,请补充;w
6、ireG1_L,G;wireA_L,B_L,C_L;wireA_H,B_H,C_H;not(G1_L,请补充);nor(请补充,G1_L,请补充);not(A_L,A);not(A_H,A_L);请补充nand(Y0_L,C_L,B_L,A_L,G);请补充149.语法检查选择源文件点击后进行语法检查如果有错，根据提示信息修改错误，直到无误。1510.新建测试文件在空白处点击右键，弹出菜单点击NewSource…1611.测试文件名称选择文件类型输入文件名然后点击Next按钮1712.选择需要测试的模块然后点击Next按钮，进入下一对话框
7、后点击Finish按钮1813.进入仿真视图选择仿真视图双击后进行编辑。1914.编写激励代码输入激励代码2015.部分激励代码(供参考)-参考文件：decoder_74x138_tb.vG1=0;G2A_L=1'bx;G2B_L=1'bx;C=1'bx;B=1'bx;A=1'bx;#100;G1=1'bx;G2A_L=1;G2B_L=1'bx;C=1'bx;B=1'bx;A=1'bx;请按照表6-6补充其它激励代码2116.仿真设置选中后点击右键弹出菜单后点击ProcessProperties…2217.修改仿真的运行时间将缺省值100
8、0ns改为1200ns然后点击OK按钮。2318.启动仿真双击2419.查看仿真波形按F6键可看到从开始时刻到结束时刻的波形。2520.添加约束文件在空白处点击右键，弹出菜单点击NewSour
