实验项目__Verilog组合逻辑设计_实验指导书

《实验项目__Verilog组合逻辑设计_实验指导书》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、电&科技丈曇针弟机科喙鸟工程曇協实验指导书实验名称Verilog组合逻辑设计电子科技大学教务处制表一、概述本实验使用XilinxTSE软件和Verilog语言进行组合逻辑的设计与实现。实验内容包括1.3-8译码器的设计和实现。2.4位并行进位加法器的设计和实现。3.两输入4位多路选择器的设计和实现。实验要求如下：1.采用Verilog语言设计，则使用门级方式进行描述。2.编写仿真测试代码。3.编写约束文件，使输入、输出信号与开发板的引脚对应。4.下载到FPGA开发板，拨动输入开关，观察Led灯的显示是否符合真值表。二、实验原理：1.74x138译码器是输出低冇效的3・8译码器。表

2、1所示为74x138译码器的真值表。表174x138译码器的真值衣输入输出GIG2A.LG2B.LCBAY7丄Y6.LY5丄Y4.LY3_LY2丄Y1_LY0丄0XXXXX111111111X1XXXX11111111XX1XXX1111111110000011111110100001111111011000101111101111000111111011110010011101111100101110111111001101011111110011101111111根据译码器的真值表，可得输出的函数表达式为G=GG2A_LG2B_LYO_L=CBAGY_L=C~BAGY2_

3、L=CBAGY3_L=CBAGY4_L=CBAGY5_L=CBAGY6_L=CBAG_L=CBAG根据上述函数表达式，可画出逻辑电路图为。YO_LYLLY2_LY3_LY4_LY5_LY6_LY7_L图13-8译码器的逻辑电路图2.数拯选择器的逻辑功能是根拯地址选择端的控制，从多路输入数据中选择一路数据输出。因此，它可实现时分多路传输电路屮发送端电子开关的功能，故又称为复用器(Multiplexer)，并用MUX來表示。表22输入1位多路选择器的真值表数据输入选择控制S输出YDOD1000001001001110100100111101011112选1数据选择器的真值表如表1所示

4、，其中，D（）、D］是2路数据输入，S为选择控制端，Y为数据选择器的输出，根据真值表可写出它的输出函数表达式为：如果输入再加上低有效的输入使能端，则输出的表达式变为Y=EN_L（SD°+SDJ=EN+EN_L・SD根据上述函数表达式，可潮岀2输入4位多路选择器的逻辑电路图为。EN一LS1D01D12D02D13D03D14DO4D1—0―0L4>^—O_02Y3Y4Y图22输入4位多路选择器的逻辑电路图2.1位全加器的真值表如下表31位全加器的真值表输入变量输出变量ABCiCi+1S000000010101001011101000110110110101111101110根据真

5、值表，输出表达式为：S=ABC,+ABC：+ABCj+ABC：=A㊉B㊉gG+]=ABC：+ABC：+ABC：+ABC-=（A㊉B）C^AB对于4位并行加法器，可以按入下公式进行设计G+i=g,+-GG=g()+p()C)C2F+PC=gi+D・(go+“o・Co)=gi+D・go+P・Po・CoC3=g2+卩2・°2=忍+0"g]+P「go+Pl•Po•C°)二g2+Pl•g

6、+Pl•P•g()+Pl•Pl•PoC)=83+“3•(*+〃2•&+“2•P•乩+〃2•P•Po・C°)=g3+P3*&2+“3•Pl•81+P3•P2•Pl•go+03•Pl•Pl・PoGS{=A-

7、㊉Bt㊉Cj=(4氏+AjBJ㊉C{=(不瓦・(4+Bj)㊉G=(gi-Pi)®cf图3所示为4位并行进位加法器框图，本实验中用Verilog语句来描述。B1B0A0CO1$B3A3P/=pE>->>-Po三、设计实现DQx>A=T>—so图34位并行进位加法器1.在ISE设计小可以直接输入如下3-8译码器的代码moduledecoder_74x138(G1,G2A_L,G2B_L,C,B,A,Y7_L,Y6_L,Y5_L,Y4_L,Y3_L,Y2_L,Y1_L,Y()_L);inputG1,G2A_L,G2B_L;inputC,B,A;outputY7_L,Y6_L,Y5丄，Y

8、4_L,Y3_L,Y2_L,Y1_L,Y0_L;wireG1_L;wireG;wireA_L,B_L,C_L;wireA_H,B_H,C_H;not(G1_L,G1);nor(G,G1_L,G2A_L,G2B_L);not(A_L,A);not(B_L,B);not(C_L,C);not(A_H,A_L);not(B_H,B_L);not(C_H,C_L);nand(Y0_L,C_L,B_L,A_L,G);nand(Y1_L,C_L,B_L,A_H,G);nand(Y2_L,C_