实验四简单的组合逻辑设计

《实验四简单的组合逻辑设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、电子信息工程学系实验报告成绩：指导教师（签名）:课程名称：EDA技术与实验实验项目名称：简单的组合逻辑设计实验时间：2012.10.班级：通信姓名：学号：010705实验目的：1.学握基本的时序逻辑电路的实现方法。2.初步了解分频时序逻辑电路的生成方法。实验内容：1.学习VerilogHDL设计课件。2.作clk_in的2分频elkout,要求输出时钟的相位与练习二的1/2分频器的输出正好相反。实验步骤：1.在教师的指导下，学习VerilogHDL课件。2.山教师演示max+plus11课件的文本设计流程。3.参考课件实例，动于•操作软件，按照流程做完从新建文件，编译，仿真，分配引脚等

2、软件操作部分的全过程。4.参考上述实例，设计一个实验内容2所要求的1/2分频器。实验过程：1、串行快和并行快比较：a、串行快1）新建文本:选择菜单File下的New,在框中选中“TextEditorfile”,按“OK”按钮,即选中了文本编辑方式。2）在文本编辑窗口，输入Verilog语言，代码如下:seriall.v-TextEditorzLnpu.七crJLfe;七q.a7csriTu1-1曰mo日丄u3）将文件命名为“seriall”保存v文件。4）打开编译器窗口:在MAX—plusII菜单内选择Compiler项,即出现编译器窗口。选择Start即可开始编译,MAX+PLUSI

3、I编译器将检查项目是否有错。5）建立波形编辑文件：在MAX—plus【I菜单内选择WaveformEditorFile项。6）仿真节点插入:选择菜单Node下69EnterNodesfromSNF选项。按右上侧的“List”按钮,左边的列表框将立即列出所有可以选择的信号结点，然厉按中间的“=>”按钮，将左边列表框的结点全部选中到右边的列表框。单击“0K”,选中的信号将岀现在波形编辑器中。7）输入波形设置，保存波形文件，文木仿真：单击菜单File下的Save选项，在弹出的窗口中将波形文件存在以上的同一目录中,文件取名为seriall.sefo单击MAX一plusII菜单内选择Simula

4、tor选项，单击Start,接着打开OpenSCF（界面如下图），叩完成文本的波形仿真。800.0nsLtldTime:0.4nsInterval:-799.6nsseriall.scf一Tavefor>EditorRef:Value:0200.0ns]400.0ns600.0nsNam巳uHelkqab、并行快同串行快过程，输入文木如下图;阪serial2.v-TextEditord-nor;u>=q样n.;=y@(戸oMudmucrJ-hi)□olrxuccdmociuZL-I输出波形如卜•图:諛seria!2.scf一Tavefor>EditorStart:500.0ns

5、・[・

6、

7、End:600.0nsInterval:100.0n

8、OMU曰muCflfe)k>uqzLc==~T；T=〜r；

9、cscdui-idmocdvi丄u3）将文件命名为“serial3”保存v文件。4）打开编译器窗口：在MAX—plusII菜单内选择Compiler项，即岀现编译器窗口。选择Start即可开始编译，MAX+PLUSII编译器将检查项丨I是否有错。5）建立波形编辑文件:在MAX—plusII菜单内选择WaveformEditorFile项。6）仿真节点插入:选择菜单NodeTWEnterNodesfromSNF选项。按右上侧的"List”按钮,左边的列表框将立即列出所冇可以选择的信号结点，然后按中间的“=>”按钮，将左边列农框的

10、结点全部选小到右边的列农框。单击“0K”，选中的信号将出现在波形编辑器中。7）输入波形设置，保存波形文件，文木仿真：单击菜单File下的Save选项.在弹岀的窗口中将波形文件存在以上的同一目录中,文件取名为serial3.scfo单击MAX一plusH菜单内选择Simulator选项，单击Start,接着打开OpenSCF（界面如下图），即完成文木的波形仿真。Interval:卩00•山Start:700.0nsEnd:800.0nsValue