组合逻辑电路分解课件.ppt

《组合逻辑电路分解课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章组合逻辑电路概述3.1组合电路的分析方法和设计方法3.2加法器和数值比较器3.3编码器和译码器3.4数据选择器和分配器小结3.7组合电路中的竞争冒险3.5用MSI实现组合逻辑函数3.6只读存储器（ROM）概述一、组合逻辑电路的特点=F0（I0,I1…,In-1）=F1（I0,I1…,In-1）=Fm-1（I0,I1…,In-1）1.逻辑功能特点电路在任何时刻的输出状态只取决于该时刻的输入状态，而与原来的状态无关。2.电路结构特点(1)输出、输入之间没有反馈延迟电路(2)不包含记忆性元件(触发器)，仅由门电路构成I0I1In-1Y0Y1Ym-1组合逻辑电路二、组合电路逻辑

2、功能的表示方法真值表，卡诺图，逻辑表达式，时间图(波形图)三、组合电路分类①按逻辑功能不同：加法器比较器编码器译码器数据选择器和分配器只读存储器②按开关元件不同：CMOSTTL③按集成度不同：SSIMSILSIVLSI3.1组合电路的分析方法和设计方法3.1.1组合电路的基本分析方法一、分析方法逻辑图逻辑表达式化简真值表说明功能分析目的：①确定输入变量不同取值时功能是否满足要求；③得到输出函数的标准与或表达式，以便用集成门电路实现；④得到其功能的逻辑描述，以便用于包括该电路的系统分析。②变换电路的结构形式(如：与或与非-与非)；二、分析举例[例]分析图中所示电路的逻辑功能表达

3、式真值表ABCY000001010011ABCY10010111011111000000功能判断输入信号极性是否相同的电路—符合电路ABC&&≥1[解][例3.1.1]分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。&&&&&&&&&&&&ABCDY[解](1)逐级写输出函数的逻辑表达式WX[例3.1.1]分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。&&&&&&&&&&&&ABCDYWX[解](2)化简[例3.1.1]分析图中所示电路的逻辑功能，输入信号A、B、C、D是一组二进制代码。(3)列真值表ABCDABCDYY0000000

4、1001000110100010101100111100010011010101111001101111011111111111100000000(4)功能说明：当输入四位代码中1的个数为奇数时输出为1，为偶数时输出为0—检奇电路。[解]3.1.2组合电路的基本设计方法一、设计方法逻辑抽象列真值表写表达式化简或变换画逻辑图逻辑抽象：①根据因果关系确定输入、输出变量②状态赋值—用0和1表示信号的不同状态③根据功能要求列出真值表根据所用元器件(分立元件或集成芯片)的情况将函数式进行化简或变换。化简或变换：①设定变量：二、设计举例[例3.1.2]设计一个表决电路，要求输出信号的电平

5、与三个输入信号中的多数电平一致。[解]输入A、B、C，输出Y②状态赋值：A、B、C=0表示输入信号为低电平Y=0表示输入信号中多数为低电平(1)逻辑抽象A、B、C=1表示输入信号为高电平Y=1表示输入信号中多数为高电平[例3.1.2]设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。[解]③列真值表(2)写输出表达式并化简最简与或式最简与非-与非式ABCY00000101001110010111011100010111二、设计举例[例3.1.2]设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。二、设计举例[例3.1.2]设计一个表决电路，

6、要求输出信号的电平与三个输入信号中的多数电平一致。[解](3)画逻辑图—用与门和或门实现ABYC&&≥1&—用与非门实现&[例]设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。[解](1)逻辑抽象输入变量：1--亮0--灭输出变量：R（红）Y（黄）G（绿）Z（有无故障）1--有0--无列真值表RYGZ00000101001110010111011110010111(2)卡诺图化简RYG010001111011111[例]设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿只有一个亮，否

7、则视为故障状态，发出报警信号，提醒有关人员修理。[解](3)画逻辑图&1&&&11≥1RGYZ3.2加法器和数值比较器3.2.1加法器一、半加器和全加器1.半加器（HalfAdder）两个1位二进制数相加不考虑低位进位。0001101100101001真值表函数式Ai+Bi=Si(和)Ci(进位)逻辑图曾用符号国标符号半加器（HalfAdder）Si&AiBi=1CiΣCOSiAiBiCiHASiAiBiCi函数式2.全加器（FullAdder）两个1位二进制数相加，考虑低位进位。Ai+Bi+Ci-1