数字电路第5章组合逻辑电路 分解ppt课件.ppt

《数字电路第5章组合逻辑电路 分解ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章组合逻辑电路5.1组合逻辑电路的分析和设计P945.2编码器和译码器5.3数据选择器和数据分配器器5.4全加器和数值比较器.5组合逻辑电路中的竞争冒险现象1概述数字电路按其完成逻辑功能的不同特点，可划分为组合逻辑电路和时序逻辑电路两大类。…an组合逻辑电路…a1y1ym向量函数形式：Y=F(A)组合逻辑电路：①从逻辑上讲，组合电路在任一时刻的输出状态仅由该时刻的输入状态决定，而与过去的输入状态无关。②从结构上讲，组合电路都是单纯由逻辑门组成，且输出不存在反馈路径。－－电路无记忆功能所谓逻辑电路的分析，就是找出给定逻辑电路输出

2、和输入之间的逻辑关系，并确定电路的逻辑功能。分析过程一般按下列步骤进行：5.1组合逻辑电路的分析方法一、组合逻辑电路的分析方法逻辑图　　逻辑表达式　最简表达式　　真值表确定功能③①②④①根据给定的逻辑电路图，从输入端开始，逐级推导出输出端的逻辑函数表达式。②根据输出函数表达式列出真值表。③用文字概括出电路的逻辑功能。解:（1）逐级写逻辑表达式：【例1】分析图所示电路的逻辑功能。（2）化简P2:0100011110ABC1111（3）真值表(4)逻辑功能分析。由P1、P2的逻辑表达式或真值表，可知电路的逻辑功能为：P1:为A、B、

3、C的异或逻辑函数；P2:A、B、C三变量中，只要有任意两变量同时为1，P2即等于1。从上例可知，当化简后的逻辑表达式很简单，可以直接分析出电路的逻辑功能时，可以被省略真值表，P2是全加器进位P1是全加器和全加器在P103例2分析图所示电路的逻辑功能。ABC=AB解（1）逐级写逻辑表达式：(2)真值表C=AB输入AB输出SC0001101100101001（3）功能分析A为加数，B为被加数S为和，C为进位电路为一位半加器半加器符号一、组合逻辑电路的设计的含义及步骤5.2组合逻辑电路的设计方法工程上的最佳设计，通常需要用多个指标去衡

4、量，主要以下几个方面：①所用的逻辑器件数目最少、种类最少，且器件之间的连线最少。这样的电路称“最小化”电路。②满足速度要求，应使级数最少，以减少门电路的延迟。③功耗小，工作稳定可靠。所谓组合逻辑电路设计，根据给出的实际逻辑问题，求出实现这其功能的最佳逻辑电路。①仔细分析设计要求，作出输入、输出变量的逻辑规定，根据给出的条件，列出满足逻辑要求的真值表。②根据真值表，写出相应的逻辑函数表达式。③将逻辑函数表达式用公式或卡诺图化简,为最简与或表达式。④根据化简的逻辑函数表达式画出逻辑电路图。⑤工艺设计。包括设计机箱、面板、电源、显示

5、电路、控制开关等等。最后还必须完成组装、测试。组合逻辑电路的设计一般可按以下步骤进行：逻辑图④实际逻辑问题①真值表②逻辑表达式③最简（或最合理）表达式例1：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。解：①根据要求设定输入、输出量逻辑真值表输入变量：主裁判为A，副裁判为B、C。判明成功为1，失败为0；输出变量：举重成功与否用变量Y表示，成功为1，失败为0；逻辑真值表②逻辑表达式②卡诺图化简ABC0100011110Y111

6、③逻辑电路图5.2组合逻辑电路的设计方法例：某工厂有三条生产线，耗电分别为1号线10kW，2号线20kW，3号线30kW，生产线由两台发电机提供，其中1号机20kW，2号机40kW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。解：①根据要求设定输入、输出量输入变量：1～3号生产线以A、B、C表示生产线开工为1，停工为0；输出变量：1～2号发电机以Y1、Y2表示，发电机启动为1，关机为0；真值表②逻辑函数式③卡诺图化简1111ABC0100011110Y1ABC0100011110Y211111与

7、或式：与非－与非式：④逻辑电路图与非－与非式与或式：&&&&主持人ABC&&图A、B、C三个开关分别代表三人，当主持人宣布抢答开始（接5V），当A、B、C三人抢答时，开关接5V为抢答，开关接地为不抢答，抢答成功对应灯亮，一人抢答成功其他人再抢答不起作用。5.3组合电路中的竞争冒险1、产生竞争冒险的原因在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号2、消除竞争冒险的方法有圈相切，则有竞争冒险增加冗余项，消除

8、竞争冒险增加冗余项，消除竞争冒险5.4中规模数字集成电路的特点P1015.5加法器和数值比较器①半加器：不考虑低位进位将两个一位二进制数A和B相加。1.一位加法器半加器真值表COSC0AB半加器逻辑符号向高位的进位和半加器电路图&=1ABSCO&