第01章 vhdl语言基础课件

《第01章 vhdl语言基础课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、VHDL语言程序设计主讲人：武狄联系电话：15545008585E_mail:wudi55dd@sina.com计算机控制教研室VHDL程序设计课程介绍数字电路为基础教学方法课程内容课程安排教材及参考书2课程介绍定位：专业基础课目标：通过本课程的学习，了解EDA技术的工作流程，正确使用开发平台，掌握以VHDL为代表的硬件描述语言的基本知识、编程实用方法和工程设计方法，掌握原理图设计法、状态机设计法。学会用MAXPLUSII设计、分析电路，掌握进行计算机仿真实验、调整设计电路参数的技能。最终达到能够设计基于FPGA/CPLD的ASIC

2、。3课程安排课程性质：专业基础考试课学时安排：40学时讲授+20学时实验考核方式：1.平时40%（作业、出勤、测验）20%+实验20%2.期末考试60%要求：不得缺出勤，迟到。4教材及参考书教材：姜雪松，《硬件描述语言VHDL教程》，西安交通大学出版社，2004教学参考书：刑建平，《VHDL程序设计教程3》，清华大学出版社，2005雷伏容，《VHDL电路设计》，清华大学出版社，20065VHDL语言程序设计学习内容1、VHDL语言基础主要讲授VHDL语言的介绍和VHDL语言的主要结构。2、VHDL词法基础主要讲授标识符、对象、数据类

3、型、类型转换、词法单元和运算操作符。3、VHDL语法基础主要讲授顺序语句和并行语句。4、VHDL程序设计基础主要讲授库、程序包、文件输入/输出、元件库、元件的配置、块的配置和子程序的调用和重载。5、VHDL程序设计实践主要讲授组合逻辑设计、时序逻辑电路设计、触发器的设计、寄存器的设计、计数器的设计、状态机的设计和微处理器设计。6实验序号实验项目1软件Max-plus的使用2门电路设计3译码器设计4全加器设计5触发器设计6移位寄存器设计7计时器设计87段数码管控制接口设计9数字时钟设计7主要内容：1、概述2、VHDL语言的程序结构3、

4、VHDL程序的实体4、VHDL程序的结构体5、VHDL程序的软件介绍重点内容：VHDL程序的实体和结构体第1章VHDL语言基础81.1概述一、VHDL的由来1.VHDL的诞生VHDL是VeryhighspeedintegratedcircuitHardwareDescriptionLanguage的缩写，意思是非常高速集成电路的硬件描述语言。诞生于美国国防部的研究计划，目的是为了把电子电路的设计意义以文字或文件的方式保存，以便其他人能轻易地了解电路的设计意义。第1章VHDL语言基础91.1概述1985年第一版。1987年为IEEE标

5、准(IEEE1076)。1993年增修为IEEE1164标准。1996年加电路合成标准程序和规格IEEE1076.3标准。美国国防部规定其为官方ASIC设计语言。1995年中国国家技术监督局推荐VHDL为我国硬件描述语言的国家标准。第1章VHDL语言基础一、VHDL的由来2.VHDL的标准103.HDL语言的种类VerilogHDL：以C语言为基础，由GDA(GatewayDesignAutomation)公司的PhilMoorby创建于1983年。1989年CADENCE公司收购了GDA公司，拥有VerilogHDL的独家专利。于

6、1990年正式发表了VerilogHDL，并成立OVI(OpenVerilogInternational)组织推进其发展。1995年CADENCE公司放弃了VerilogHDL专利，使之成为IEEE标准(IEEE1364)。第1章VHDL语言基础优缺点：1.VHDL在语法上更严谨。2.文档记录，综合性及器件和系统仿真，VHDL更好。3.VHDL在门级描述方面不如Verilog好，但系统级抽象描述方面优势很大。11二、VHDL语言的作用方案设计系统规划VHDL代码输入编译器功能仿真综合器适配器时序仿真编程文件FPGA/ASIC第1章V

7、HDL语言基础1、从系统方案设计入手，在顶层进行系统功能划分和结构设计。2、用VHDL语言对高层次的系统行为进行描述。3、通过编译器形成标准的VHDL文件，并在系统级验证系统功能的设计正确性。4、用逻辑综合优化工具生成具体的门级电路的网表，这是将高层次描述转化为硬件电路的关键。5、利用产品的网表进行适配后的时序仿真。6、系统的物理实现，可以是CPLD、FPGA或ASIC、SOPC。121、从系统方案设计入手，在顶层进行系统功能划分和结构设计。2、用VHDL语言对高层次的系统行为进行描述。3、通过编译器形成标准的VHDL文件，并在系统

8、级验证系统功能的设计正确性。4、用逻辑综合优化工具生成具体的门级电路的网表，这是将高层次描述转化为硬件电路的关键。5、利用产品的网表进行适配前的时序仿真。6、系统的物理实现，可以是CPLD、FPGA或ASIC、SOPC。第1章VHDL