数字电子技术基础(阎石第5版)9.pdf

数字电子技术基础(阎石第5版)9.pdf

ID:52933687

大小:2.77 MB

页数:61页

时间:2020-04-02

数字电子技术基础(阎石第5版)9.pdf_第1页
数字电子技术基础(阎石第5版)9.pdf_第2页
数字电子技术基础(阎石第5版)9.pdf_第3页
数字电子技术基础(阎石第5版)9.pdf_第4页
数字电子技术基础(阎石第5版)9.pdf_第5页
资源描述:

《数字电子技术基础(阎石第5版)9.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、10.3单稳态触发器473续表输人输出A,A2BVov:oX×。。111×。1111JLu111..flu111..flu'0×J..flu×。J..fluA1OAt2OBtOtwOt图10.3.10集成单稳态触发器74121的工作波形图输出缓冲电路由反相器Gs和G9组成,用于提高电路的带负载能力。根据门乌输出端的电路结构和门G7输入端的电路结构可以求出计算输出脉冲宽度的公式tw自RextCextln2=O.69RextCext(10.3.10)通常尺"的取值在2-30kO之间,Cext的取值在10pF-1OμF之间,得到的tw范围可达20ns-200ms。另

2、外,还可以使用74121内部设置的电阻矶时取代外接电阻R酬,以简化外部接线。不过因Rint的阻值不太大(约为2kO),所以在希望得到较宽的输出脉474第十章脉冲波形的产生和整形冲时,仍需使用外接电阻。图10.3.11示出了使用外接电阻和内部电阻时电路的连接方法。v∞几cCntRMCex•10R咀.tR皿VccCex.R...RiD'Vcc~~C刷E弘3V]飞AI74121Vo~AI74121Vot66A4A2A2v5vóhBV].J-BGNDGND1(a)。)图10.3.11集成单稳态触发器74121的外部连接方法(a)使用外接电阻Rext(下降沿触发)(b)

3、使用内部电阻R;..(上升沿触发)目前使用的集成单稳态触发器有不可重复触发型和可重复触发型两种。不可重复触发的单稳态触发器一旦被触发进入暂稳态以后,再加入触发脉冲不会影响电路的工作过程,必须在暂稳态结束以后,它才能接受下一个触发脉冲而转入暂稳态,如图10.3.12(a)所示。而可重复触发的单稳态触发器就不同了,在电路被触发而进入暂稳态以后,如果再次加入触发脉冲,电路将重新被触发,使输出脉冲再继续维持一个tw宽度,如图10.3.12(b)所示。74121、74221、74LS221都是不可重复触发的单稳态触发器。属于可重复触发的单稳态触发器有74122、74LS

4、122、74123、74LS123等。有些集成单稳态触发器上还设置有复位端(例如74221、74122、74123UV]OOtVoVotw卜~OOL_一…._--tt0000图10.3.12不可重复触发型与可重复触发型单稳态触发器的工作波形(a)不可重复触发型(的可重复触发型10.3单稳态触发器475等)。通过在复位端加入低电平信号能立即终止暂稳态过程,使输出端返回低电平。*二、CMOS集成单穗态触发器现以CC14528为例介绍一下CMOS单稳态触发器的工作原理。图10.3.13是CC14528的逻辑图。由图可见,除去外接电阻Rext和外接电容Ce..以外,C

5、C14528本身包含三个组成部分:门GIO,GII、G12和T1(P沟道)、飞(N沟道)组成的三态门:门G1-乌组成的输入控制电路;门G13-G16组成的输出缓冲电路。A为下降措触发输入端,B为上升沿触发输入端,R'为置零输入端,川和功是两个互补输出端。几D几DT1R'R阻t,•014L,态rl010íC剧iG13'T2Vo015016V04,」j丰旦旦旦」01.10I'w-A电,岖't•0311/l40801O2飞、』V07A--iI•B控制电路05••囹10.3.13集成单稳态触发器CC14528的逻辑图电路的核心部分是由积分电路(Rext和Cext)、

6、三态门和三态门的控制电路构成的积分型单稳态触发器。在没有触发信号时(A=CB=的电路处于稳态,门乌的输出V04肯定停在高电平。倘若接通电源后G3和乌组成的锁存器停在了h等于低电平的状态,由于电容上的电压盯在开始接通电摞瞬间也是低电平,所以门G9输出低电平并使G1输出为高电平、G8输出为低电平。于是由04被置成高电平。如果接通电源后F制已为高电平,则由门G6和G1组成的锁存器一定处于V01为低电平的状态,故乌的输出为高电平,V04的高电平状态将保持不变。由于这时GlO输出为低电平而G12输出为高电平,因而T)和飞同时截止,476第十章脉冲波形的产生和整形Cext

7、通过Rext被充电,最终稳定在VC=VDD,所以输出Vo=O,V~=1。在采用上升沿触发时,从B端加入正的触发脉冲(A保持为高电平),鸟和ι组成的锁存器立即被置成V04=0的状态,从而使G10的输出变为高电平,T2导通,Cext开始放电。当VC下降到G13的转换电平VTH13时,输出状态改变,成为VO=1,v~=0,电路进入暂稳态。但这种状态不会一直持续下去,当叫进一步下降,降至鸟的阔值电压VTH9时,G9的输出变成低电平,并通过G7,GS将由04置成高电平,于是T2截止,Cext又重新开始充电。当Vc充电到VTH13时,输出端返回Vo=0、民=1的状态。Ce

8、xt继续充电至VD口以后,电路又恢复为

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。