数字电子技术基础(阎石第5版)8.pdf

《数字电子技术基础(阎石第5版)8.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、412第八章可编程逻缉器件8.5可擦除的可编程逻辑器件(EPLD)8.5.1EPIJD的基本结构和特点EPLD是继PAL、GAL之后推出的一种可编程逻辑器件，它采用CMOS和UVEPROM工艺制作，集成度比PAL和GAL器件高得多，其产品多半属于高宿度PLD。图8.5.1是Atmel公司生产的EPLD产品A币2VI0的电路结构框图。它的基本结构形式和PAL，GAL器件类似，仍由可编程的与逻辑阵列、固定的或逻辑阵列和输出逻辑宏单元(简称OLMC)组成。AT22VI0有两种不同的封装形式，即双列直插式(DIP)和表面安装式(SMT

2、)。图8.5.1中每个引脚的两个标号中前一个是DIP封装形式下的标号，后一个是SMT封装形式下的标号。与PAL和GAL相比，EPLD有以下几个特点。首先，由于采用了CMOS工艺，所以EPLD具有CMOS器件低功耗、高噪声容限的优点。其次，因为采用了UVEPROM工艺，以叠栅注入MOS管作为编程单元，所以不仅可靠性高、可以改写，而且集成度高、造价便宜。这也是选用UVEPROM工艺制作EPLD的一个主要原因。目前EPLD产品的集成度最高已达1万门以上。第三个特点是输出部分采用了类似于GAL器件的可编程的输出逻辑宏单元。EPLD的O

3、LMC不仅吸收了GAL器件输出电路结构可编程的优点，而且还增加了对OLMC中触发器的预置数和异步置零功能。因此，EPLD的OLMC要比GAL中的OLMC有更大的使用灵活性。此外，为了提高与-或逻辑阵列中乘积项的利用率，有些EPLD的或逻辑阵列部分也引入了可编程逻辑结构。*8.5.2EPLD的与-或逻辑阵~J在PAL和GAL器件的与-或逻辑阵列中，每个或门输入的一组乘积项数目是固定的，而且在许多情况下每一组的数目又是相等的。但由于需要产生的与-或逻辑函数所包含的乘积项各不相同，因而与-或阵列中的乘积项就得不到充分利用。为了克服这

4、种局限性，在EPLD的与-或逻辑阵列上做了一些改进。首先，在大多数的EPLD中与-或逻辑阵列每一组乘积项的数目不完全相等，这样既使于产生不同项数的与或逻辑函数，又有利于提高乘积项的利用率。8.5可擦除的可编程逻辑器件(EPLD)413rt>输入线481216202428323640吐m……(DlP,E712缸l~~(22,(2,3)司1同中可二」一一::e-i~t侈(2ALJ一主辈卢-…←如U1.$忡~才士量.~6圄『样1,5)H鞋I，一#悻噩丑且IHI「=样~~在「川ω3怜i(阳)(6,'υEto←仰，却)。(7,9)r悴l

5、i~。怜「户刊(υ16(8,~~非广(臼。(9,1a(14,17)(10,12)IIrI肿斗m!n~(11,13)一111111图&.5.1A口2VlO的电路结构框图414第八章可编程逻辑器件其次，在有的EPLD中，将每一组乘积项分作两部分，产生两个与或逻辑函数，然后通过编程使这两部分既可以单独地送到输出逻辑电路，又可以组合在一起产生一个项数更多的与或逻辑函数，如图8.5.2E所示。Atmel公司生产的ATV750就采用了这种阵列结构。'另外一种改进的与-或阵列是图8.5.3所示的乘积项共享的可编程结构。其中每组乘积项都分成两

6、部分，通过编程可以将这两部分相加，产生一个含有8个乘积项的与或图8.5.2每组乘积项分为逻辑函数，也可以分别为相邻一组所共事，与两部分的可编程结构相邻一组乘积项共同组成一个项数更多的与或逻辑函数。在图8.5.3给出的情况下，虽然每一组乘积项本身为8项，但通过对4个编程单元的编程可以产生包含4，8、12、16项的与或遐辑函数。可见，这种可编程结构能使与逻辑阵列的乘积项得到充分的利用。采用这种与-或阵列结构的EPLJ)有Altera公司的EP512等。OLMC•OLMC~OLMC留8.5.3与-i1t逻辑阵列的乘积项共享结构*8

7、.5.3EPLD的输出OLMC)EPLD的输出电路结构和GAL相似，也采取了可编程的输出逻辑宏单元。LMC。通过编程的方法能将OLMC设置成各种不同的工作状态。而且，由于8.5可擦除的可编程逻辑器件(EPLD)415增加了对OLMC中触发器的预置和置零功能，因而具有更大的使用灵活性。不同型号EPLD的OLMC在电路结构上也各不相同，但从预置和置零的工作方式t可以分为两大类，一类为同步工作方式，另一类为异步工作方式。例如，AT22VI0中的OLMC就属于同步工作方式。图8.5.4是AT22VlO的OLMC电路结构图，它由D触发器

8、、异或门和两个2选1数据选择器MUXl、MUX2构成。CLKSP来自与』逻辑陈列i(8-16项):110至与逻r辑阵列1LAR图8.5.4AT22VI0的OLMC电路结构图MUXl用于实现输出逻辑组态的选择。当控制MUXl的编程单元输出高电平时为组合逻辑输出;而当编程单元为低