集成电路设计历年考题0405062006年春季B卷答案.doc

《集成电路设计历年考题0405062006年春季B卷答案.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、哈尔滨工业大学（威海）2005/2006学年春季学期集成电路设计原理试题卷（）答案考试形式（开、闭卷）：闭答题时间：120（分钟）本卷面成绩占课程成绩70%题号一二三四五六七八卷面总分平时成绩课程总成绩分数得分一、简述题（40分）1.双极型pn结隔离工艺中的n+埋层有哪些作用？。减小外延层电极的串联电阻，减小寄生PNP晶体管效应（加大了寄生PNP晶体管的有效基区宽度，形成了寄生PNP晶体管基区减速场）。2.在双极型集成电路版图设计中划分隔离区的原则是什么？以器件的外延层区为标准，处于外延层的电极相接的器件，

2、可以放在同一个离去，否则单独放在一个隔离去，电阻根据电阻类型（结构）参照上述原则执行，使电阻之间电隔离。3.有比电路和无比电路有哪些差异？有比电路静态输出电平（高电平或低点平）与输出管和负载管的宽长比的比值有关，而无比电路静态输出电平（高电平或低点平）与输出管和负载管的宽长比的比值无关。4.CMOS集成电路版图设计中抗闩锁的措施有哪些？阱和衬底的电源、地欧姆接触注入区要充分均匀分布，器件有源区边界远离阱的边界，必要时采用环或双环（伪收集极）结构。5.设计MOS电流镜电路时，应注意什么问题？使器件都工作在饱和

3、区，沟到长度尽量选择长一些，减小沟道长度调制效应影响，提高输出阻抗。（2）（6）（5）（1）（3）（4）二、画出典型pn结隔离工艺双极型集成电路中的双基极双集电极npn晶体管的平面图（版图）和对应的剖面图，并按工艺流程先后顺序写出所需的光刻掩膜版名称，同时在图中对应图形上标明。（16分）N+（1）P+（2）  P+（2）  N+(4)N+(4)P(3)N_epiP_subEBCN+(4)CB（1）埋层扩散（2）隔离扩散（3）基区（硼）扩散（4）发射区（磷）扩散（5）引线孔（6）金属(4)三、右图是一CMOS

4、单元电路的版图，a)画出对应的电路图；b)分析电路功能，写出逻辑表达式；c)按工艺流程的先后顺序，写图中所用到的光刻掩膜版名称，并在图中选择典型图形标明（16分）(1)(3)(3)(5)(5)(2)异或非门F=AÅC(6)(1)nwell(2)active(3)poly(4)pplus(5)cont(6)metal四、分析右图所示CMOS运放电路，①说明M1和M2的作用；②说明M5和Rr的作用；③说明M5、M6和M8的作用。（12分）M1、M2以镜像电流源方式作为差分放大级M3、M4的有源负载，提高增益，同

5、时完成了单端化。M5、Rr，作为偏置电路形成参考电流IrM5、M6和M8构成镜像电流源，M6为差分放大级提供稳定的工作电流，提高共模抑制比，M8作为输出放大级有源负载，提高增益。I2=I1，I3=2I1五、分析下面电路的功能，并写出各输出端的逻辑表达式。（16分）F=ABCF=ABCCMOS全加器电路，CA（进位）输出表达式，SU（和）输出表