欢迎来到天天文库
浏览记录
ID:51943991
大小:153.00 KB
页数:5页
时间:2020-03-20
《集成电路设计历年考题0405062004年春季A0.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库。
1、哈工大2004年春季学期班号集成电路设计原理试题A姓名题号一二三四五总分分数一、填空题(40分)1.加n+埋层能够减小寄生pnp晶体管影响的原因是______________和________________________。2.加n+埋层可以减小横向pnp晶体管的___________电阻和npn晶体管的___________电阻。3.在典型pn结隔离工艺双极型集成电路中,隔离墙应接_______电位;_______电位相同的npn晶体管可以放在同一个隔离区;________电位相同的横向pn
2、p晶体管可以放在同一个隔离区。4.六管单元TTL与非门在导通过程中,由于Rb的存在,T6管总是比T5管_________;在截止过程中,由于T6管没有基极泄放通路,T6管总是比T5管_________。5.在MOS电流镜电路中沟道长度选择大一些有利于________电流源的输出电阻和减小__________________效应对输出电流的影响。6.对于E/DNMOS与非门电路,在负载管和每个输入管的宽长比不变的情况下,输入端数越多,输出低电平越____,下降时间越____。7.设计CMOS反相器
3、时(假设
4、Vtp
5、=Vtn),如果NMOS管的宽长比与PMOS管的宽长比相等,则该反向器的________时间大于________时间。这是由于________________________不同所决定的。8.在N阱CMOS集成电路中,n阱作为___________的衬底,一般接________电位;p型衬底硅片作为____________的衬底,一般接________电位。第1页(共5页)试题:集成电路设计原理A班号:姓名:二、画出典型pn结隔离工艺双极型集成电路中的单基极条形npn晶体管的平
6、面图(版图)和对应的剖面图,并按工艺流程先后顺序写出所需的光刻掩膜版名称,同时在图中对应图形上标明。(16分)第2页(共5页)试题:集成电路设计原理A班号:姓名:三、右图是一CMOS单元电路的版图,a)画出对应的电路图;b)分析电路功能,写出逻辑表达式;c)按工艺流程的先后顺序,写图中所用到的光刻掩膜版名称,并在图中选择典型图形标明(16分)第3页(共5页)试题:集成电路设计原理A班号:姓名:5V四、分析右图所示CMOSM6M3M42/3.224/1.424/1.4M8运放电路,①说明M3120
7、/1.4C和M4的作用;②说明2pM104/1.2VoI1Vi116/1.216/1.2Vi2M1114/1.2M1MM26和M7的作用;③说I3M7M5I2M9明M7、M5和M9的作12/1.230/1.212/1.2用。(12分)第4页(共5页)试题:集成电路设计原理A班号:姓名:五、分析下面两个电路的功能,并写出各输出端的逻辑表达式。(16分)第5页(共5页)
此文档下载收益归作者所有