集成电路设计历年考题0405062005年秋季A答案要点.doc

集成电路设计历年考题0405062005年秋季A答案要点.doc

ID:51185176

大小:205.00 KB

页数:7页

时间:2020-03-20

集成电路设计历年考题0405062005年秋季A答案要点.doc_第1页
集成电路设计历年考题0405062005年秋季A答案要点.doc_第2页
集成电路设计历年考题0405062005年秋季A答案要点.doc_第3页
集成电路设计历年考题0405062005年秋季A答案要点.doc_第4页
集成电路设计历年考题0405062005年秋季A答案要点.doc_第5页
资源描述:

《集成电路设计历年考题0405062005年秋季A答案要点.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、哈工大2005年秋季学期班号集成电路设计原理试题A姓名(附答案要点)题号一二三四五六七八九十总分分数一、分析图1所示的双极VddGnd型集成电路版图。(共计30分)1.图中有哪些掩膜版AA图形(按工艺流程顺序写)?(5分)2.按图中所示的A-A切面画出剖面结构示意图图。(7分)3.图中的N+埋层有那些作用?(4分)4.图中的N+发射区扩散有那些作用?(4分)图1双极型集成电路版图5.提取电路并分析该电路的功能,说明各器件的作用.(10分)答案要点:1.N+埋层、P+隔离、硼扩散(基区P型扩散)、磷扩散(发射区N+型扩散)、引线孔、金属连线2.剖面

2、结构示意图ECCBE第1页(共7页)试题:集成电路设计原理A班号:姓名:3.N+埋层的作用:1)减小外延层寄生电阻(横向PNP管基区电阻,NPN管集电极电阻)2)减小寄生PNP晶体管效应(加大了寄生PNP基区宽度,形成寄生PNP基区减速电场4.N+发射区扩散的作用:1)横向PNP管的基区电极欧姆接触2)NPN管的发射区和NPN管的集电区电极欧姆接触3)电阻岛衬底接电源电位的欧姆接触5.提取的电路图如右图,是一放大器电路。T1为放大管,基极为输入,集电极为输Vcc出。T2、T3、Rr为基本镜像电流源电路。T3T2T3和Rr产生参考电流Ir,T2产生

3、与IrIo基本相等的恒定工作电流Io,稳定放大管T1Vo工作电流,同时T2作为T1的有源负载,提Ir高电压增益。RrViT1第2页(共7页)试题:集成电路设计原理A班号:姓名:二、分析图2所示的CMOS集成电路版图。(共计30分)1.图中有哪些掩膜版图形(按工艺流程顺序写)?(5分)2.按图中所示的A-A切面画出A剖面结构示意图。(5分)A3.提取电路并分析该电路的功能(10分)4.根据所提电路画出相同功能的E/E饱和负载NMOS电路并推导出其输出高、低电平表达式(设阈值电压为Vt,忽略衬地偏置效应,负载管宽长比为β1,输入管等效宽长比为β2)(

4、10分)答案要点:图2CMOS集成电路版图1.N阱(Nwell),有源区(active),多晶硅(poly),P+注入(Pplus),引线孔(contact),金属1(Metal1),通孔(via),金属2(Metal2)2.剖面结构示意图ppppNwellP-sub第3页(共7页)试题:集成电路设计原理A班号:姓名:3.提取电路如右上图。VDD该电路的功能是与或非,逻辑表达式为:F=AB+CBACFCBA4.与所提取电路相同功能的E/E饱和负载NMOS电路如右下图。VDD输出高电平表达式为:VOH=VDD-Vt输出低平表达式为(近似):FVOL

5、≈(V22R(DVDO-VH-TVLT)I)B其中R2=C1A10kVOADa3Da2Da1Da0-1.0V三、分析图3所示D/A转换器电路。设Db3Db2Db1Db0晶体管Vbe=0.7V,β80k40k20k10k第4-5页.7V(共7页)b3b2b1b0试题:集成电路设计原理A班号:姓名:值足够大。(共15分)1.指明电路中采用的开关类型和电阻网络类型以及该转换器的分辨率是多少(3分)2.该转换器模拟输出最小变化量△是多少?允许线性度误差ε的最大变化图3D/A转换器电路范围是多少?(6分)3.当b3b2b1b0为1011时,模拟输出

6、是多少?(6分)答案要点:1.电流开关,权电阻网络,转换器的分辨率为4。2.b3对应的模拟量变化是转换器模拟输出最小变化量:△=0.5V允许线性度误差ε的最大变化范围是:0≤ε<0.25V3.数字位为1时,对应位的模拟量不参与运算,数字位为0时,对应位的模拟量参与运算。因此,当b3b2b1b0为1011时,只有b3对应的模拟量参与运算,模拟输出为:Vo=1V四、回答下列问题(共25分)VDD1.画出电阻—二极管形式的抗静电保护电路并阐述其工作原理Dp1(10分)MP2.阐述MASKROM、EPROM、padR1R2EEPROM、SRAM、DRAM

7、的特点(10分)MN3.哪类集成电路需要抗闩锁设计?版图设计可采取哪些抗闩Dn1Dn2第5页(共7页)VSS试题:集成电路设计原理A班号:姓名:锁措施?(5分)答案要点:1.电阻—二极管形式的抗静电保护电路如右图,其工作原理是:当输入信号电压在VSS~VDD正常范围内时,图中的三个二极管均处于截止状态,不影响电路正常功能(引进了一定的电阻、电容);当输入端由静电产生较高的正电压时,Dp1正向导通,Dn1(Dn2)反向导通,将静电泄放掉;当输入端由静电产生较高的负电压时,Dn1(Dn2)正向导通,Dp1反向导通,将静电泄放掉;R1起到限流作用,避免

8、二极管由于过流而被烧毁;R2起到延迟作用,避免静电荷被泄放的同时加到输入栅上;2.(1)MASKROM掩膜编程只读存储器,芯片一旦制成,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。