基于纳米器件构建的CMOS逻辑电路设计研究.pdf

《基于纳米器件构建的CMOS逻辑电路设计研究.pdf》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、、）Ｈ、ａ．＇ｙ．＾’，义、來可；＾一？一．也；饼’：：单位鶴」＾密级＿＾早為．爲或＇■＇．’．■、．‘、＇＇，Ｖ、；ｖＭ．４１鸟，Ｖ＾，？、省：Ｉ．八的＇一．．‘５，心＊＇．，．．Ｉ；；讀、Ｘ．ｖ＾＾‘：输＇《＾著嚇獅作‘命？？、＇ｊ？‘、．、．．：＞＜無是．０《；＇、．＇＇：－一’一乂私Ｒ，气＾巧為＾‘巧女《化讼Ａ．篇管驚麵義辛Ｕ巧査巧公Ａ綠简－卿－１；｜｜’货攀－＇哪’聲．；、，‘．，卡；昕：，：：如始游在．劈心＇一．‘Ｌ＇：．；、；－＾．．‘．．．苗＇‘：

2、，．、：ｖ．－乂；想：ｖ，．哀ｒ—’；一＾－兰、．：式护＇－验若；終；；．．夺＇＇＇与，．地．＇＊Ｓ＼－的ＣＭＯ论文题目：某于纳乂器件构建Ｓ逻辑由路设计Ｖ，立：？；ｓａ，．．．．：．．；宰、：苗对｜‘－：＇＂．声今知１２ＩＱ、；＾．Ｑ２０７２２．六＼一：学号；心：‘＇－今资－圭姓名＿ａ＼＇：、＾Ｖ．山括砖强敏工隹本＇导师圭＿佳—軒去．＇＇斗翁琴互蓋缠．学科专业电遮這苗＾＇＇’＇；集成南路，．互缠Ｊ盡巧：研究方向＾ｒ／气吗’、’坤：Ｖ

3、；王ｋ；靜＾堂题主申请学位类别宗咬韦底２０１５—．年４月１１且—＿ｙ论文提交日期某１／據滅；祭．．．－．參次－：．．：－．冶；，＇＇＼’’；．’、－巧＊‘乎．＇＇心Ｖ７．Ｖ／Ｖ；巧黄巧三戍DesignofCMOSlogiccircuitsbasedonnanodevicesThesisSubmittedtoNanjingUniversityofPostsandTelecommunicationsfortheDegreeofMasterofEngineeringByWangHuanSupervisor:Prof.WangWeiApril

4、2015摘要本文利用非平衡格林函数和泊松方程建立了碳纳米管场效应管（CNTFET）的计算模型，自洽求解基于新型结构CNTFET的输运特性。在器件电学特性研究基础上，利用Verilog-A建立查找表模型，在HSPICE中构建电子电路，以研究不同结构CNTFET对电路性能的影响。另外，研究随器件尺寸缩小、栅极氧化层进一步变薄而导致栅极电流隧穿效应，以及栅极隧穿电流对电路逻辑功能的影响。本文主要内容包括以下几个部分：（1）本文提出了一种单Halo掺杂结构CNTFET（SH-CNTFET），并和普通结构的场效应管（C-CNTFET）进行了比较，表明前者有更好的射频和开关特性。电路

5、级别仿真结果表明，基于SH-CNTFET的反相器有更好的性能；此外，我们还分别探讨了基于SH-CNTFET和C-CNTFET的6管静态随机存储器（6TSRAM）的性能，结果表明基于SH-CNTFET的SRAM单元有更大的静态噪声容限（SNM），更小的写功耗及功耗延迟积（PDP），并求解出Halo掺杂浓度的最优值。（2）本文提出了一种异质轻掺杂隧穿型场效应管（LD-HTFET），并和普通高K、异质隧穿场效应管进行比较，异质结构能够减小器件的栅电容，轻掺杂能够有效提高开关电流比，从而使得该结构具有较好的静态特性和高频特性。探讨了供电电压对隧穿场效应管构建的反相器电路性能的影响

6、。结果表明，基于LD-HTFET的反相器电路有更低的功耗、更大的静态噪声容限和增益。（3）本文首先研究栅电流形成机制，并建立栅电流器件模型。其次，基于二输入与门，探讨了当器件尺寸进一步减小时，同样利用查找表加入栅极隧穿电流，考虑栅极隧穿电流对电路逻辑功能的影响。结果表明，当器件氧化层厚度为0.5nm时，栅极隧穿效应会使得电路逻辑功能出错。关键词:碳纳米管，Halo，异质轻掺杂，查找表，电路，栅极隧穿电流IAbstractUsingnon-equilibriumGreen'sfunctionandPoissonequation,calculationmodelofcarbo

7、nnanotubeField-EffectTransistor(CNTFET)isbuilt.Inordertoexploretheelectricalpropertiesofthetwonovelnanodevicestructures,self-consistentcalculationofCNTFETisperformed.UsingtheHSPICEwithlook-uptablebasedVerilog-Amodels,theperformanceparametersofcircuithavebeencalculat