CMOS组合逻辑电路设计I.ppt

CMOS组合逻辑电路设计I.ppt

ID:39868196

大小:1.13 MB

页数:97页

时间:2019-07-13

CMOS组合逻辑电路设计I.ppt_第1页
CMOS组合逻辑电路设计I.ppt_第2页
CMOS组合逻辑电路设计I.ppt_第3页
CMOS组合逻辑电路设计I.ppt_第4页
CMOS组合逻辑电路设计I.ppt_第5页
资源描述:

《CMOS组合逻辑电路设计I.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第四章CMOS组合逻辑电路设计I-静态CMOS逻辑门电路第一节互补CMOS逻辑门的结构及性能第二节互补CMOS逻辑门的设计第三节类NMOS电路(有比电路)第四节传输门逻辑电路第五节差分CMOS逻辑电路(有比电路)第一节静态互补CMOS逻辑电路的结构及性能一、静态CMOS逻辑电路的结构二、静态CMOS逻辑电路的性能一、静态CMOS逻辑电路的结构PUNPDNPUN:pullupnet上拉网络PMOSPDN:pulldownnet下拉网络NMOSPUN、PDN为双重网络设计时需保证,无论什么输入,仅有一个网络在稳定状态下导通。静态CMOS逻辑门特点1)带“非”的逻辑功能i

2、nput:x1,x2,……,xnoutput:2)逻辑函数F(x1,x2,……,xn)决定于管子的连接关系。NMOS:PMOS:串与并或串或并与3)每个输入信号同时接一个NMOS管和一个PMOS管的栅极,n输入逻辑门有2n个管子。4)静态CMOS逻辑门保持了CMOS反相器无比电路的优点。高噪声容限,VOH、VOL分别为VDD和GNDABA+BABA•BNMOS串与并或ABA•BABABF001011101110AB例:CMOS与非门A•B=A+B[!(A•B)=!A+!Bor!(A&B)=!A

3、!B]A+B=A•B[!(A+B)=!A•!Bor!(A

4、B)=!A&!

5、B]例:CMOS或非门A+BABABF001010100110ABABExample:Y=A(B+C)+D二、静态CMOS逻辑电路的性能高噪声容限:VOH、VOL分别为VDD和GND,输出电平与器件尺寸无关,无比电路无静态功耗:VDD和GND(VSS)之间没有直流通路在合适的设计时上升、下降时间几乎相同通常空穴迁移率<电子迁移率,需要根据n/p将pMOS的尺寸加宽在复杂的组合逻辑门中,性能与输入信号的具体情况有关,即PUN、PDN中的电阻是输入信号的函数,分析难度加大,通常分析最坏情况,可以用等效反相器及开关模型去分析。AReqARpARpARnCLACLBRn

6、ARpBRpARnCintBRpARpARnBRnCLCintNAND2INVNOR2开关模型例CMOS与非门的分析直流电压传输特性使用等效反相器方法分析分两种情况:1.两个输入信号同步2.两个输入信号不同步注意:对不同输入状态,等效反相器参数不同。CLBRnARpBRpARnCint1.两个输入信号同步同步情况下逻辑阈值电平2.两个输入信号不同步B固定在VDD,Y随A的关系A固定在VDD,Y随B的关系等效反相器二输入与非门的直流电压传输特性ABA•BAB由于衬底偏置效应使M2的阈值大于M1的M2M1ABn输入与非门n个信号输入同步时n个信号输入不完全同步时有(n-

7、1)种情况n输入与非门的直流电压传输特性K导电因子oCMOS比例因子归一电平噪声容限小于VDD/2瞬态特性近似估算:tPHLtPLHM常数,一般为2-4PUN或PDN的有效比例因子CL门可见的负载电容:门自加载的,由门中MOSFET尺寸定连接门的MOSFET的尺寸和数量门和它驱动的门之间的连线电容RCLRC电路的延迟若电路中只有R和C并在输入端加阶跃信号0.69RC延迟和输入信号相关Low-high变化两个输入同时变低tpLH-0.69Rp/2CL只有一个输入变低tpLH-0.69RpCLHigh-low变化两个输入同时变高tpLH-0.692RnCLCLBRnA

8、RpBRpARnCintNAND的延迟估计第二节互补CMOS逻辑门的设计一、电路和版图设计二、组合逻辑门的优化设计三、常见的组合逻辑电路一、电路和版图设计先设计PDN串与并或利用子单元间的关系得到PUN串或并与F=A(B+C)+D+baoutbaoutVDDGNDtubties版图设计NAND的版图版图设计NOR的版图baoutaboutVDDGNDtubties组合逻辑门的版图设计方法:1、画图(n图和p图)-2、找欧拉通路-3、求有相同标记的p和n欧拉通路-4、若找不到满足3的通路,则用单独的欧拉通路以达到3的要求。(标记每个点上栅信号标号的次序)目标:将门以最

9、少的端点数目实现连接1、画图把CMOS电路图变换成符号图每个点对应与一条源漏连线每个边对应与一MOSFET,可以用对应的栅信号命名nMOS和pMOS分别对应两个图,n图和p图反映了MOSFET的连接若两条边是相接的,则可共享一个源漏连线并可合并对接2、找欧拉通路若p图和n图中都存在着包含所有边的一个序列,则该序列称为欧拉(Euler)通路,并且该序列的标记相同,,则这个门可以设计成不间断的扩散行。Eulerpath:apaththroughallnodesinthegraphsuchthateachedgeisvisitedonceandonlyonce.一笔画

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。