欢迎来到天天文库
浏览记录
ID:47650341
大小:780.51 KB
页数:27页
时间:2020-01-31
《逐次逼近寄存器型ADC设计报告(组员姓名)》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、逐次逼近寄存器型ADC设计报告组员(学号):李金宝胡守洋鲁海强尚林浩专业(年级):集成电路设计与集成系统课程名称:数模混合集成电路设计(08)提交日期:逐次逼近寄存器型模数转换器(SARADC)设计报告-25-逐次逼近寄存器型模数转换器(SARADC)设计报告一、组员分工:序号组员承担工作1王旭煜采样保持电路s/h;数模转换内容整合2张帅比较器3刘勋Mos开关两项不交叠时钟4刘健运算放大器二、项目设计要求:设计一个12bit逐次逼近寄存器型模数转换器SARADC三、项目参数要求:分辨率12bit采样频率100KHz功耗<2mW电源电压2
2、.5V面积<3mm2工作温度0~80℃工艺技术0.25um四、项目设计内容:图1逐次逼近寄存器型模数转换器工作原理框图1.逐次逼近寄存器型模数转换器(SARADC)整体结构:-25-逐次逼近寄存器型模数转换器(SARADC)设计报告2.逐次逼近寄存器型模数转换器(SARADC)的特点及应用:特点:中级转换速度,低功耗,高精度,小尺寸应用:便携式仪表、笔输入量化器,工业控制和数据/信号采集器等3.逐次逼近寄存器型模数转换器(SARADC)工作原理:SARADC其基本结构如图1所示,包括采样保持电路(S/H)、比较器(COMPARE)、数/
3、模转换器(DAC)、逐次逼近寄存器(SARREGISTER)和逻辑控制单元(SARLOGIC)。模拟输入电压VIN由采样保持电路采样并保持,为实现二进制搜索算法,首先由SARLOGIC控制N位寄存器设置在中间刻度,即令最高有效位MSB为“1”电平而其余位均为“0”电平,此时数字模拟转换器DAC输出电压VDAC为0.5VREF,其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较,若VIN>VDAC,则比较器输出“1”电平,N位寄存器的MSB保持“1”电平;反之,若VIN4、MSB被置为“0”电平。一次比较结束后,MSB被置为相应的电平,同时逻辑控制单元移至次高位并将其置“1”,其余位置“0”,进行下一次比较,直至最低有效位LSB比较完毕。整个过程结束,即完成了一次模拟量到数字量的转换,N位转换结果存储在寄存器内,并由此最终输出所转化模拟量的数字码。4.逐次逼近寄存器型模数转换器(SARADC)各子模块设计:l子模块1:比较器(COMPARE)(1)电路结构:(给出电路结构图)-25-逐次逼近寄存器型模数转换器(SARADC)设计报告(1)工作原理:比较器的部分是模拟和数字转换的通道,通过比较电压的高低来确5、定数字信号,来达到逐次逼近的目的,当生成的电压高于基准电压的时候,比较值为0,就会生成一个比刚才小一点的电压来继续比较,如果基准电压高于生成电压,那么比较值为1,就会生成一个高一点的电压。比较器电路是电路是将一个模拟信号与另一个模拟信号进行比较,根据比较结果输出一个二进制信号。实际上,比较器完成的是模拟数据转换中量化的过程,可见比较器的优劣直接影响着模拟转换器的性能。(2)参数设定:左上方的pmos的w/l为4.5/1,然后对称的两个pmos的w/l也为4.5/1,中间两个对称的nmos的w/l为3/1,左下方两个对称的nmos的w/l6、为4.5/l,右上方的pmos的w/l为38/1.右下方的nmos的w/l为35/1.左端的电容为0.03pf,右端的为3pf。Vdd电源电压为2.5v。其中恒流源电路产生30ua的电流,比较器后面的两个反相器用以拉高输出的高电平和降低输出的低电压。(3)仿真网表:*Maincircuit:Module0-25-逐次逼近寄存器型模数转换器(SARADC)设计报告.lib'mix025_1.l'ttvddvddgnd2.5vvin-in-gndpwl01.25v1us2.0v2.3us2.2v4.5us1.2v5us1.8vvin+in+7、gndsin1.251.251000kC1N4Gnd3pFC2N3Gnd0.03pFM3N5in-N6GndnchL=1uW=3uM4N6in+N3N1nchL=1uW=3uM5N6N2GndN1nchL=1uW=8uM6N10N4GndGndnchL=1uW=15uM7N4N2GndGndnchL=1uW=35uM8outN10GndGndnchL=1uW=15uM9GndN2N2GndnchL=1uW=4.5uM10VddN5N5VddpchL=1uW=4.5uM11N3N5VddVddpchL=1uW=4.5uM12N4N3Vdd8、VddpchL=1uW=35uM13N10N4VddVddpchL=1uW=15uM14outN10VddVddpchL=1uW=15uM15VddN2N2VddpchL=1uW=4.5ui15vddn13
4、MSB被置为“0”电平。一次比较结束后,MSB被置为相应的电平,同时逻辑控制单元移至次高位并将其置“1”,其余位置“0”,进行下一次比较,直至最低有效位LSB比较完毕。整个过程结束,即完成了一次模拟量到数字量的转换,N位转换结果存储在寄存器内,并由此最终输出所转化模拟量的数字码。4.逐次逼近寄存器型模数转换器(SARADC)各子模块设计:l子模块1:比较器(COMPARE)(1)电路结构:(给出电路结构图)-25-逐次逼近寄存器型模数转换器(SARADC)设计报告(1)工作原理:比较器的部分是模拟和数字转换的通道,通过比较电压的高低来确
5、定数字信号,来达到逐次逼近的目的,当生成的电压高于基准电压的时候,比较值为0,就会生成一个比刚才小一点的电压来继续比较,如果基准电压高于生成电压,那么比较值为1,就会生成一个高一点的电压。比较器电路是电路是将一个模拟信号与另一个模拟信号进行比较,根据比较结果输出一个二进制信号。实际上,比较器完成的是模拟数据转换中量化的过程,可见比较器的优劣直接影响着模拟转换器的性能。(2)参数设定:左上方的pmos的w/l为4.5/1,然后对称的两个pmos的w/l也为4.5/1,中间两个对称的nmos的w/l为3/1,左下方两个对称的nmos的w/l
6、为4.5/l,右上方的pmos的w/l为38/1.右下方的nmos的w/l为35/1.左端的电容为0.03pf,右端的为3pf。Vdd电源电压为2.5v。其中恒流源电路产生30ua的电流,比较器后面的两个反相器用以拉高输出的高电平和降低输出的低电压。(3)仿真网表:*Maincircuit:Module0-25-逐次逼近寄存器型模数转换器(SARADC)设计报告.lib'mix025_1.l'ttvddvddgnd2.5vvin-in-gndpwl01.25v1us2.0v2.3us2.2v4.5us1.2v5us1.8vvin+in+
7、gndsin1.251.251000kC1N4Gnd3pFC2N3Gnd0.03pFM3N5in-N6GndnchL=1uW=3uM4N6in+N3N1nchL=1uW=3uM5N6N2GndN1nchL=1uW=8uM6N10N4GndGndnchL=1uW=15uM7N4N2GndGndnchL=1uW=35uM8outN10GndGndnchL=1uW=15uM9GndN2N2GndnchL=1uW=4.5uM10VddN5N5VddpchL=1uW=4.5uM11N3N5VddVddpchL=1uW=4.5uM12N4N3Vdd
8、VddpchL=1uW=35uM13N10N4VddVddpchL=1uW=15uM14outN10VddVddpchL=1uW=15uM15VddN2N2VddpchL=1uW=4.5ui15vddn13
此文档下载收益归作者所有