数字系统VHDL设计实验指导书

数字系统VHDL设计实验指导书

ID:46242625

大小:1.96 MB

页数:45页

时间:2019-11-22

数字系统VHDL设计实验指导书_第1页
数字系统VHDL设计实验指导书_第2页
数字系统VHDL设计实验指导书_第3页
数字系统VHDL设计实验指导书_第4页
数字系统VHDL设计实验指导书_第5页
资源描述:

《数字系统VHDL设计实验指导书》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、北方氏旗丈會《数字系统VHDL设计》实验指导书处方民族丈曇电%信息工咨禽院二OO八耳九月第一章EDA实验系统使用说明1§1-1GW48-CK教学实验系统原理与使用介绍1§1-2实验电路结构图6§1-3GW48-CK系统结构图信号名与芯片引脚对照表」7第二章实验项目21实验一熟悉MAX+PLUSII设计环境21实验二原理图输入设计8位加法器28实验三简单组合和时序屯路VHDL设计36实验四含有控制信号的计数器VHDL设计37实验五数码显示电路的VHDL设计38实验六状态机设计ADC0809采样控制电路4043附录:实验系统口标

2、板上EPF10K10LC84管脚图第一章EDA实验系统使用说明第一节GW48-CK教学实验系统原理与使用介绍一、GW48-CK系统使用注意事项1、闲置不用GW48-CKEDA系统时,关闭电源,拔下电源插头!2、在实验屮,当选屮某种模式后,要按一下复位键,以使系统正式进入该模式工作。3、换目标芯片时要特别注意,不要插反或插错,也不要带电插拔,确信插对后才能开电源。其它接插口都可带电插拔。4、若进行DAC0832接口实验,需自行提供-/+12V电源,接入时,请特别注意极性!5、系统板上的空插座是为单片机AT89C2051准备的,

3、除非进行单片机与FPGA/CPLD的接口实验和开发,平时在此座上不允许插右任何器件,以免与系统上的其它电路发生冲突。单片机与系统的连接情况可参阅以下的附图2-130该单片机和和应的编程器需自备或另购。6、对CPLD(如1032E/1048C、95108或7128S等)下载时。最好将系统的电路“模式”切换到“b”,以便使工作电压尽可能接近5V。7、最好通过对PC机的CMOS的设置,将打印机口的输入输岀模式改成“EPP”模式。系统工作原理附图IT为GW48-CK型实验开发系统的功能结EDA构模块图,附图1-2为其板面结构图功能结

4、构模块图。图中所示的各主要功能模块对应于附图1-1的器件位置恰好处于目标芯片适配座B2的下方,由一微控制器担任。其各模块的功能分述如下(这部分内容可选看或不看):(1)BL1:实验或开发所需的各类基木信号发生模块。其中包括最多至8通道的单次脉冲信号发生器、高低电平信号发生器、BCD码或16进制码(8421码)信号发生器。所有这些信号的发生主耍由BL6主控单元产生,并受控于系统板上的8个控制键。(2)BL5:CPLD/FPGA输出信息显示模块,其中CON11TCKTDOTMSnSTATDIPIOO25/18VPIO2PIO4P

5、IO6PIO8PIO10PIO12PIO14PIO16PIO18PIO20PIO22PIO24GND3900000000002GNDVCCSELOSEL1GND33VPIO1PIO3PIO5PIO7PIO9PIO11PIO13PIO15PIO17PIO19PIO21PIO23PIO25VCC40VCCCLOCK9CLOCK7CLOCK5CLOCK3CLOCK1SPEAKERPIO48PIO46PIO44PIO42PIO40PIO38PIO36PIO34PIO32PIO30PIO28PIO263®CON212GNDCLOCK1

6、0CLOCK8CLOCK6CLOCK4CLOCK2CLOCKOPIO49PIO47PIO45PIO43PIO41PIO39PIO37PIO35PIO33PIO31PIO29PIO2740OO000000oooo00oooo0000ooTCKTDOTMSnSTATDI目标板極座1ByteBlasterGNDVCCSELOSEL1GNDTCKTOOTMSnSTATDI下載接口1ByteBlasterMVooGND33VSELOSEL125/18V下載接口2目标板俑座2GW48系统目标板插座引脚信号图附表1-1在线编程坐各引脚与不

7、同PLD公司器件编程下载接口说明PLD公司LATTICEALTERA/ATMELXTLTNXVANTTS编程座引脚IspLSlCPLDFPGACPLDFPGACPLDTCK(1)SCLKTCKDCLKTCKCCLKTCKTDO(3)MODETDOCONF_DONETDODONETMSTMS(5)ISPENTMSnCONFIGTMS/PROGRAMENABLEnSTA(7)SDOnSTATUSTDOTDT(9)SDTTDTDATAOTDTDTNTDISELOGNDVCC*VCC*GNDGNDVCC*SEL1GNDVCC*VCC

8、*VCC*VCC*GND注:VCC旁的*号对混合电压FPGA/CPLD,应该是VCCIO包括直通非译码显示、BCD七段译码显示、16进制全码七段译码显示、两组8位发光管显示、16进制输入信号显示指示、声响信号指示等。同样,所有这些显示形式及形式的变换皆由BL6转换和独立控制。接口信息isp

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。