《VCS-仿真验证》PPT课件

《VCS-仿真验证》PPT课件

ID:41361416

大小:832.50 KB

页数:39页

时间:2019-08-22

《VCS-仿真验证》PPT课件_第1页
《VCS-仿真验证》PPT课件_第2页
《VCS-仿真验证》PPT课件_第3页
《VCS-仿真验证》PPT课件_第4页
《VCS-仿真验证》PPT课件_第5页
资源描述:

《《VCS-仿真验证》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、VerificationIntroduction1OverviewVerilog仿真层次验证是确保设计和预定的设计期望一致的过程。2OverviewVerilog仿真流程duttestbenchTool3ContentTestbenchToolsModuleSimulationSOCTopSimulationCoverageNetSimulation4Testbench编写测试文件(testbench)产生激励将输入加到测试模块并收集其输出响应将响应输出与期望值进行比较DirectRandom5Testbench:simpleexampleDUTTestbench6Systermtas

2、k/function$display/$write/$monitor$readmemh/$readmemb$time/$realtime$finish/$stop$random$fopen/$fclose7Testbench8Tools编译仿真工具SynopsysVCSMentorModelSimCadencenc-verilogCadenceVerilog-XL波形工具VirSimDebussy9Tools:VCS编译vcs[compile_options]verilog_files仿真simv[run_options]例子vcsmul3.vmul3_test.vsimv10Tool

3、s:VCS参数+v2k-sverilog支持Std1364-2001verilog/systermverilog标准-ffilename编译的rtl文件列表-Mupdate增量编译+define+macro预编译宏定义11Tools:VCS参数+incdir+directory/+libext+extension/+libverboseinclude文件搜索目录/指定搜索文件内型/找到文件显示信息-ydirectory指定verilog库目录-vfilename指定verilog库文件+vcs+lic+waitvcs等待license12Tools:VCS参数-lfilename指定v

4、cslog信息文件名-ofilename指定输出的可执行文件的名字,缺省是simv-R在编译完成后立即执行仿真-Pfilename指定PLI列表文件,通常为.tab/.a/.o文件13Tools:VCS参数+notimingcheck+nospecify+no_pulse_msg不进行时序检查;但是还是把path延时加入仿真中不进行时序检查和路径延时计算不报pulseerror信息-notice/+lint=all显示详尽的诊断信息/输出警告信息,比如badcodestyle,但并不是错误信息-timescale=1ns/1ps指定时间和精度14Tools:VCS参数+delay_mo

5、de_zeropathdelay为0,即所有#x无效-timescale=1ns/1ps指定时间单位和精度-RPP/-PP编译成VirSim的可执行文件vcd/vpd调用VirSim图形界面,对vpd/vcd文件处理。-VVerbosemode。会在仿真开头打印vcs版本信息。15Module/TopSimulation16Module/TopSimulation模块仿真与顶层仿真的区别是产生激励的方式不同模块仿真:通过AMBA接口产生激励,包括AHB/APB优点是直接快速,可对模块进行大量细节测试主要用于模块设计初期顶层仿真:顶层仿真通过C编程,把编译好的二进制文件用$readmem

6、h/$readmemb读入ROM/FLASH中,通过CPU的运行产生激励主要用于设计后期17ModuleSimulation:APBWrite18ModuleSimulation:APBRead19ModuleSimulation:AHB20ModuleSimulation21ModuleSimulation22ModuleSimulationVpd波形:-PPDebussy波形:-P23SOCTopSimulation顶层仿真通过C编程,把编译好的二进制文件用$readmemh/$readmemb读入ROM/FLASH中,通过CPU的运行产生激励仿真较慢,但可模拟CPU真实运行24C

7、overage一个模块怎么才算验证充分?功能覆盖率line:行覆盖率cond:条件覆盖率fsm:状态机覆盖率tgl:翻转覆盖率25Coverage26翻转覆盖率:就是信号0->1/1>0的翻转情况Coverage27状态覆盖率:状态机中各个状态的覆盖情况Coverage统计-cmline

8、cond

9、fsm

10、tgl指定要测试的覆盖率-cm_dir指定存放的目录,默认为simv.cm目录-cm_name指定存放的名字-cm_hierconfig_f

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。