Verilog VHDL 曼彻斯特编码器

Verilog VHDL 曼彻斯特编码器

ID:38584674

大小:250.50 KB

页数:9页

时间:2019-06-15

Verilog VHDL 曼彻斯特编码器_第1页
Verilog VHDL 曼彻斯特编码器_第2页
Verilog VHDL 曼彻斯特编码器_第3页
Verilog VHDL 曼彻斯特编码器_第4页
Verilog VHDL 曼彻斯特编码器_第5页
资源描述:

《Verilog VHDL 曼彻斯特编码器》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1.5.什么叫“综合”?一般“综合”包含哪些过程?答:在电子设计领域中“综合”的概念可以表示为:将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。综合包含的过程:对VHDL或VerilogHDL进行处理分析,并将其转换成电路结构或模块,这时不考虑实际器件实现,即完全与硬件无关,这个过程是一个通用电路原理图形成的过程:第2步,对实际实现目标器件的结构进行优化,并使之满足各种约束条件,优化关键路径,等等。2.10使用QuartusII的MegaWizardPlug-InManager宏

2、功能模块中的PLL设计一个能实现图题2.10波形的电路元件(包括一个VHDL文件和一个*.bsf原理图图标)。其中:inclk0为电路的主频输入端,频率为50MHz;areset为异步置位端,c2和主频inclk0同频率。c1为主频inclk0的倍频输出信号。C0为c2的反相信号。Locked为相位控制信号,也是输出使能控制信号。(2014am)3.20试用VHDL语言设计一个曼彻斯特编码器。已知有时钟信号clk_d、时钟的倍频信号clk及时钟的反相信号clk_dn。串行数据输入为data_s,编码输出为mco

3、de_out,输出使能信号为clk_lock_in,高电平有效(2012am)(2013am)(2014am)提示:曼彻斯特码(ManchesterCode)又称为数字双相码或分相码(Split-phaseCode)。它的编码规则是:用分别持续半个码元周期的正(高)、负(低)电平组合表示信码“1”;用分别持续半个码元周期的负(低)、正(高)电平组合表示信码“0”。图题3.20用倍频时钟设计ManchesterCode图题3.20用双时钟设计ManchesterCode的仿真结果hsu_manchester_co

4、de_vmodulehsu_manchester_code_v(clk,clk_d,clk_dn,data_s,clk_lock_in,mcode_out);inputclk,clk_d,clk_dn,data_s,clk_lock_in;outputmcode_out;regmcode_out;regtemp_mcode_out;regtemp_mcode_out_ddn;always@(posedgeclkorposedgeclk_lock_in)beginif(clk_lock_in==1'b1)if(d

5、ata_s==1'b1)temp_mcode_out<=clk_d;elsetemp_mcode_out<=1'b0;elsetemp_mcode_out=1'b0;endalways@(posedgeclkorposedgeclk_lock_in)beginif(clk_lock_in==1'b1)if(data_s==1'b0)temp_mcode_out_ddn<=clk_dn;elsetemp_mcode_out_ddn<=1'b0;elsetemp_mcode_out_ddn=1'b0;Endalwa

6、ys@(posedgeclkorposedgeclk_lock_in)beginif(clk_lock_in==1'b1)mcode_out<=temp_mcode_out;temp_mcode_out_ddn;elsemcode_out<=1'b0;endendmodule3.21试用VHDL语言设计一个求两个数中最大值的程序,要求用函数调用的方法设计。其中:data为输入信号,位宽8bit,dataout为最大值输出,位宽8bit。Clk为时钟信号。设计一位控制信号set,当set为低电平时,输出data和

7、peak中的最大值。(2013am)2014am)。实体部分LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEWORK.ning_bpac.ALL;ENTITYning_peakdetectISPORT(data:INSTD_LOGIC_VECTOR(7DOWNTO0);clk,set:INSTD_LOGIC;dataout:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDning_peakdetect;ARCHITECTUREpeakdetect_beha

8、veOFning_peakdetectISSIGNALpeak:STD_LOGIC_VECTOR(7DOWNTO0);BEGINdataout<=peak;PROCESS(clk)BEGINIF(clk'EVENTANDclk='1')THENIF(set='1')THENpeak<=data;ELSEpeak<=max(data,peak);ENDIF;ENDIF;ENDPROCES

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。