曼彻斯特编码器的fpga设计 毕业设计

《曼彻斯特编码器的fpga设计 毕业设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、说明书　　设计题目：曼彻斯特编码器的FPGA设计专业年级：电子信息工程2008级学号：姓　　名：指导教师、职称：2012年5月20日福建农林大学金山学院本科毕业设计说明书目录摘要IAbstractII1引言11.1课题的目的及意义11.2课题的内容和任务11.3论文内容及结构22FPGA原理及开发工具32.1FPGA原理32.2QuartusII42.3VHDL语言63曼彻斯特编码器的工作原理74系统设计84.1系统设计的思路84.2系统设计的框图84.3并串转化器的设计84.4曼彻斯特编码器代码设计105系统仿真及结果分析145.1并串转换器仿真及结果分析145.2曼彻斯特编码器仿真及结果

2、分析185.3系统总体仿真及其结果分析196结束语226.1设计总结226.2设计的不足22参考文献23致谢24福建农林大学金山学院毕业设计说明书摘要曼彻斯特编码，也叫做相位编码，是一个同步时钟编码技术被物理层使用来编码一个同步位流的时钟和数据。曼彻斯特编码广泛应用在以太网媒介系统中。本文首先对FPGA、VHDL语言以及曼彻斯特编码器的原理进行概述，其次是对其系统组成的介绍，包括两大部分，完成用FPGA技术实现并串转化器的VHDL设计以及曼彻斯特编码器的VHDL设计。最后重点讲述在quartusⅡ进行调试、优化及仿真。仿真结果和理论分析相符合。关键词：FPGA；曼彻斯特编码器；VHDLII福

3、建农林大学金山学院毕业设计说明书AbstractManchestercoding,alsocalledphaseofcode,asynchronousclockencodingtechnologyisthephysicallayerusedtocodeasynchronousaflowoftheclockanddata.ManchestercodewidelyusedinEthernetmediasystem.ThispaperfirstonFPGA,VHDLlanguage,aswellastheprincipleofManchesterencoderwerereviewedinthisp

4、aper,thesecondisthesystemisintroduced,includingthetwomost,completewiththeFPGAtechnologyandrealizetheconverterVHDLanddesignoftheManchesterencoderVHDLdesign.FinallyfocusedonQuartusIIincommissioning,optimizationandsimulation.Thesimulationresultsandtheoreticalanalysisareaccordedwith.Keywords:FPGA;Manch

5、esterCode;VHDLII福建农林大学金山学院毕业设计说明书1引言1.1课题的目的及意义曼彻斯特编码在以太网媒介系统中被广泛使用[1,2]。曼彻斯特编码（ManchesterCode）是一种利用电平跳变来表示1或0的编码，其变化规则简单，即每个码元均用两个不同相位的电平信号表示，也就是一个周期的方波，但0码和1码的相位正好相反。其对应关系为：0=>01、1=>10。曼彻斯特编码是种自动同步的编码方式，同步信号就隐藏在数据波形中。在曼彻斯特编码中，每一位的中间有一跳变，位中间的跳变既作为时钟信号，又作为数据信号；从高到低跳变表示“1”，从低到高跳变表示“0”曼彻斯特编码是将时钟和数据包含

6、在数据流中，在传输代码信息的同时，也将时钟同步信号一起传输到对方，每位编码中有一跳变，不存在直流分量，因此具有自同步能力和良好的抗干扰性能。曼彻斯特编码简明有效但是时序比较复杂，在编码器的接口设计上需要大量的逻辑电路，而FPGA具有集成度高、开发周期短、开发成本低，且结构灵活、性能稳定、成品无需测试和可实时在线校验的特点可以大大缓解曼彻斯特编码的以上问题。故将FPGA技术应用到曼彻斯特编码器的设计上有很好的效果。1.2课题的内容和任务本课题主要是利用FPGA技术实现曼彻斯特编码器的设计的实现，它包括下面几个部分：1)并串转换器的设计并串转换器的主要工作是将16位由前端输入的并行数据转换为曼彻

7、斯特能够编码的串行数据。它主要由时钟信号、转换使能信号控制。2）曼彻斯特编码的代码设计在每个周期的开头加同步字头，数据输入时间持续16个周期，期间对数据进行编码。若输入的数据信元为“1”，编码就通过输出一个下降沿来表示，当输入数据为“0”时，编码则输出一个上升沿[3]。数据位输入结束后，编码器将对输入的数据信元进行奇偶校检，如果在输入的数据信元中“1”的个数为奇数，编码器输出一个上升沿，反之若数据信元中“1”