《FPGA数字电路设计》PPT课件

《《FPGA数字电路设计》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、FPGA数字电路系统设计刘怡7158FPGA的特点SOC与硬件编程概念数字电路系统设计设计案例分析（以ALTERA的FPGA为例）目录并行处理记住下面的数：651841651214863287241822987512665123并行设计串行设计VS速度快速度慢资源消耗多资源消耗少设计难度大设计难度小开发周期长开发周期短CPUDSPGPUFPGA处理器CPU（CentralProcessingUnit）冯诺依曼结构或哈佛结构多线程，操作系统调度的顺序处理流水线设计（时间并行设计）多核（空间并行设计）处理器DSP（Digital

2、SignalProcessor）哈佛结构/改进型的哈佛结构程序/数据分别独立存储/访问专门的流水线（时间并行设计）多核（空间并行设计）处理器GPU（GraphicProcessingUnit）最初用于3D图像渲染CUDA技术使GPU架构有了显著改进由GPU到GeneralPurposeGPU独立ALU（ArithmeticLogicUnit算术逻辑单元）非常适合并行计算G80（Geforce8）有128个单独ALU处理器FieldProgrammableGateArray（现场可编程逻辑门阵列）FPGAs系列逻辑单元ALM(高性能自适应

3、逻辑模块)StratixV1,052,000397,000StratixIV813,050325,220StratixIII338,000135,200FPGA资源单元独立!!!大规模集成电路，电路系统已固定，只能进行程序开发大规模可编程逻辑器件，提供资源，电路系统需要设计开发FPGACPU、DSP、GPU特点并行设计串行设计VS速度快速度慢资源消耗多资源消耗少设计难度大设计难度小开发周期长开发周期短http://zet.aluzina.org/index.php/Zet_processorCycloneIII3C16！高自由度设计片上系统SOCSOC：Sy

4、stemOnChip。SOC是当前嵌入式系统的极致SOC最大的特点：实现了软硬件无缝结合，直接在处理器片内嵌入操作系统的代码模块。??体积和功耗小，可靠性高。SOC往往是专用的，所以大部分都不为用户所知。Altera公司专门有一个工具软件---SOPCBuilder，用于在其FPGA产品上实现SOC。其处理器名为：NIOS/NIOSIIAltera提供NIOS处理器的软核版本SOC&SOPC系统的定义为实现规定功能以达到某一目标而构成的相互关联的一个集合体或装置(部件)QuartusII界面SOPCBuilder界面FPGA的SOC设计用写程序代替接线进行硬件设计硬

5、件编程本质是在写电路FPGA是可编程数字器件FPGA工程师是在进行数字电路系统设计硬件编程是什么？可编程模拟器件（ProgrammableAnalogDevice）是近年来崭露头角的一类新型集成电路。它既属于模拟集成电路，又同可编程逻辑器件一样，可由用户通过现场编程和配置来改变其内部连接和元件参数从而获得所需要的电路功能。通用型可编程模拟器件主要包括现场可编程模拟阵列（FPAA）和在系统可编程模拟电路（ispPAC）两大类。多了解一点FPGA硬件设计流程数字逻辑电路系统设计设计流程系统功能设计两个工作点1.系统需求分析2.功能模块分解控制模块设计要完成的工作：并行控

6、制1、完成各种信号的控制，即对数据流进行控制(开关信号可视为1bit数据流)。2、完成各种外设接口控制，即按满足外设协议的时序进行数据流的控制。*实时性要求不高的控制可用实时性不强的主处理器完成，如单片机等。对实时性要求特别高的控制用FPGA完成，如算法设计中数据读写。控制模块小结控制模块小结要掌握的知识：1、系统概念：系统是如何运作的？要完成如种功能？要控制什么数据流？2、外设协议：各种外设的DataSheet，外设特性如何？接口时序怎样？3、明白如何控制数据流。算法模块设计完成数据流的变形，即数据流通过算子逻辑流出得到希望得到的结果算法模块设计要掌握的知识：要实

7、现的算法功能：算法由哪些计算步骤组成？算法的特性：哪些是同时计算（并行）哪些是顺序计算（串行）？定点或浮点的差别？将算法进行分割：将并行计算与顺序计算进行分割，利用FPGA并行特性进行逻辑设计，包括逻辑设计、代码设计（开发环境或任意编辑器）、功能仿真（modelsim）及算法验证（matlab）算法算算法模块框架图范例算法模块时序设计VS与HS为数字14位输入时序。场20ms，行320Px256Line，共占用时间不足10ms；Hs_timing为自己生成用于做算法的时序。共555行，每行正程320P，消隐160P。2～256行：用VS、HS将数字14位图像缓存