基于FPGA的数字钟电路设计.pdf

《基于FPGA的数字钟电路设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、·智能控制技术·高锐基于FPGA的数字钟电路设计57基于FPGA的数字钟电路设计高锐(长春职业技术学院工程技术分院，吉林长春130033)摘要：数字钟是典型的电子电路的应用，而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusII软件为设计平台，进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作，比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。关键词：FPGA；数字钟设计；设计输入；编译；仿真中图分类号：TH714文献标识码：B文章编号：1672—1616(2012)09—0057一O4现代

2、EDA技术代表了当今电子设计技术的最分别显示小时、分钟和秒。(3)整点报时功能，在每新发展方向，它的基本特征是采用硬件描述语言进个整点时刻的前10s产生报时铃音，即当时钟计时行电路与系统的设计，具有系统级仿真和综合能到59分51秒时开始报时，在59分51秒、59分53力。超大规模可编程逻辑器件是EDA得以实现的秒、59分55秒、59分57秒时呜叫，呜叫频率为硬件基础，具有硬件测试和实现快捷、开发效率高、500Hz；到达59分59秒时进行整点报时，报时频技术维护简单、成本低、工作可靠性好等特点。现率为lkI-Iz，持续时间为1s，报时结束时刻为整点。场可编

3、程门阵列(FPGA)是超大规模可编程逻辑(4)校时功能，当时钟出现计时误差时能够进行校器件中的一种，可以根据不同的配置模式，采用不正，即通过功能设定键进入校时状态后，在“小时”校准时，时计数器以秒脉冲(1I-Iz)速度递增，并按同的编程方式，能够反复使用，无需专用的FPGA24h循环；在“分钟”校准时，分计数器以秒脉冲编程器，只要换一片EPROM芯片即可修改FPGA(1Hz)速度递增，并按照60min循环。(5)闹钟功功能。因此，基于FPGA的电路设计过程更加灵能，可以设定闹钟时间，当到达预设的时间点时产活且通用性更好。QuartusII软件是进行FPG

4、A设生为时20s的定时提醒铃音。计的操作平台，它是由Altera公司开发的进行基于采用层次化设计方法进行数字钟的设计，先根EDA技术的可编程逻辑器件设计的一种设计软据其功能将整个系统划分为1个顶层模块和6个件，其功能强大、界面友好、使用便捷。QuartusII功能子模块(系统分频模块、功能模式选择模块、计软件集成了Altera公司的可编程逻辑器件开发流时与时间调整模块、整点报时模块、显示驱动模块、程中所涉及的几乎所有的工具和第三方软件接口，显示扫描模块)。数字钟电路结构如图1所示[1】。可以创建、组织和管理用户的设计。主要能够实现设计输入、综合、布局布线

5、、时序分析、仿真、编程和堡配置、系统级设计、软件开发、时序逼近、调试和工程更改管理的功能。H显}__1设计方案控制Ll功能模式lI按键l选择模块r—设计一个基于FPGA器件的多功能数字钟电路，具有从o0：00：00到23：59：59的计时、显示和图1数字钟电路结构图闹钟功能，能够进行校时、校分、整点报时。具体功能为：(1)计时功能，正常工作状态下，能够进行每2数字钟电路的各模块功能天24h计时。(2)显示功能，采用6位LED数码管数字钟电路的各功能子模块的功能与作用分收稿日期：2012～03—07作者简介：高~(1975一)，女，吉林长春人，长春职业技术

6、学院工程技术分院副教授，主要研究方向为电子电路自动化设计。582012年5月中国制造业信息化第41卷第9期别为：(1)分频模块。负责将系统外部提供的时钟S3，系统复位状态。新建项目工程gnxz，并新建信号进行分频处理，分别产生1Hz的秒计时脉冲gnxz．vhd文件，输入所设计的功能选择模块程序，信号、整点报时所需的1kHz和500Hz脉冲信号。同时进行功能仿真验证设计的正确性，并生成元件(2)功能模式选择模块。在外部功能按键的控制符号。功能选择模块电路符号如图3所示。下，使数字闹钟在计时、设置闹铃、校时3种模式之间转换。(3)计时与时间调整模块。在校时模

7、式下，对1Hz的标准时钟信号进行秒、分和小时计时，接受外部调整按键的控制，进行分钟和小时的校准。(4)整点报时模块。在每个整点的前10s驱动蜂鸣器发出报时信号。(5)显示驱动模块。计时模块采用BCD码计数方式，显示驱动模块要将计时模块输出的小时、分钟和秒的BCD码进行译码，图2分频模块电路符号图3功能选择模块电路符号以驱动LED数码管显示。(6)显示扫描模块。在3．1．3计时与时间调整模块设计校准时间时，显示扫描模块使被调整位的数码管以计时与时间调整模块可分为时计数、分计数和秒速闪烁，显示当前调整位【23。秒计数3个子模块。其中，时计数子模块为二十四系统

8、的外部输入信号为系统工作所需的时钟进制BCD码计数器，分计数和秒计数子模块均为信