数字电路设计杂谈ppt课件.ppt

《数字电路设计杂谈ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电路设计华为技术有限公司2005年7月内容提纲基本概念常用电路设计FIFO设计状态机设计Verilog书写规范基本概念建立时间（Tsu）：在时钟有效沿前数据应保持稳定的时间；保持时间（Thd）：在时钟有效沿后数据应保持稳定的时间；满足触发器的建立-保持时间是触发器能够正常工作的基本条件。Tco是触发器时钟到数据输出的延时。基本概念同步设计：同步设计表示通过一个组合逻辑和触发器的数据同步于一个时钟，没有出现组合逻辑产生的信号在不经过一个寄存器同步之前而反馈给该相同组合逻辑的情况。也就是说所有触发器的时钟输入端必须和同一时钟直接相连

2、而不能经过任何组合逻辑。上游数据到下游逻辑单元的传递是通过时钟来同步的。基本概念同步电路中数据传递的基本模型基本概念同步设计的优点同步电路比较容易使用寄存器的异步复位/置位端，以使整个电路有一个确定的初始状态；在可编程逻辑器件中，使用同步电路可以避免器件受温度，电压，工艺的影响，易于消除电路的毛刺，使设计更可靠，单板更稳定；同步电路可以很容易地组织流水线，提高芯片的运行速度，设计容易实现。基本概念同步电路的速度是指同步时钟的速度。同步时钟越快，电路处理数据的时间间隔越短，电路在单位时间处理的数据量就越大。T=Tco+Tdelay+T

3、setup，最快时钟频率F=1/TT=Tco+Tdelay+Tsetup–Tpd基本概念提高同步时钟的速率，减小Tdelay；通过适当的方法平均分配组合逻辑，可以避免在两个触发器之间出现过大的延时，消除速度瓶颈。基本概念异步设计可能带来的问题：1、异步竞争；2、依赖时延的逻辑；3、保持时间不足；4、产生毛刺等。使用异步设计的场合：异步复位、系统复位、看门狗电路（要求在系统提供时钟之前，终止时钟之后还能工作）。基本概念逻辑冒险现象信号在逻辑器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还

4、受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在"冒险"。基本概念逻辑冒险的危害冒险往往会影响到逻辑电路的稳定性。尤其是时钟端口、清零和置位端口对毛刺信号十分敏感，任何一点毛刺都可能会使系统出错，因此判断逻辑电路中是否存在冒险以及如何避免冒险是设计人员必须要考虑的问题。基本概念

5、采用格雷码计数器，同步电路等，可以大大减少毛刺，但它并不能完全消除毛刺。毛刺并不是对所有输入都有危害，例如D触发器的D输入端，只要毛刺不出现在时钟的上升沿并且满足数据的建立和保持时间，就不会对系统造成危害。因此我们可以说D触发器的D输入端对毛刺不敏感。设计中要避免毛刺对系统的危害基本概念逻辑冒险的例子基本概念消除毛刺的方法一基本概念消除毛刺的方法二基本概念触发器正常工作的条件：建立_保持时间满足要求；时钟信号上不允许有毛刺；异步置位、清零信号上不允许有毛刺；异步置位、清零信号不允许同时有效基本概念时钟全局时钟、门控时钟、多级逻辑时钟

6、和行波时钟。多时钟系统能够包括上述四种时钟类型的任意组合。基本概念全局时钟对于一个设计项目来说，全局时钟(或同步时钟)是最简单和最可预测的时钟。在FPGA设计中最好的时钟方案是：由专用的全局时钟输入引脚驱动的单个主时钟去钟控设计项目中的每一个触发器。只要可能就应尽量在设计项目中采用全局时钟。FPGA都具有专门的全局时钟引脚，它直接连到器件中的每一个寄存器。这种全局时钟提供器件中最短的时钟到输出的延时。基本概念时钟偏斜是指两个相连的触发器的时钟信号的延迟大于数据的延迟。基本概念解决时钟偏斜问题，采用全局时钟。基本概念门控时钟所谓门控时

7、钟就是指连接到触发器时钟端的时钟来自于组合逻辑，因凡是组合逻辑在布局布线之后肯定会产生毛刺，而如果采用这种有毛刺的信号来作为时钟使用的话将会出现功能上的错误。所以我们要慎用门控时钟。基本概念如果符合下述条件，门控时钟可以象全局时钟一样可靠地工作：1.驱动时钟的逻辑必须只包含一个“与”门或一个“或”门。如果采用任何附加逻辑，在某些工作状态下，会出现竞争产生的毛刺；2.逻辑门的一个输入作为实际的时钟，而该逻辑门的所有其它输入必须当成地址或控制线，它们遵守相对于时钟的建立和保持时间的约束。基本概念门控时钟的例子基本概念这个电路设计的注意事

8、项这个设计项目的地址线必须在时钟保持有效的整个期间内保持稳定(nWR和nWE是低电平有效)。如果地址线在规定的时间内未保持稳定，则在时钟上会出现毛刺，造成触发器发生错误的状态变化。另一方面，数据引脚D[1．．n]只要求在nWR和nWE