FPGA现代数字系统设计ppt课件.ppt

《FPGA现代数字系统设计ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、怎样设计复杂的数字系统？现代的设计方法：选用合适的EDA仿真工具；选用合适电路图输入和HDL编辑工具；逐个编写可综合HDL模块；逐个编写HDL测试模块；逐个做VerilogHDL电路逻辑访真；编写VerilogHDL总测试模块；做系统电路逻辑总仿真；2.1基本概念现代的设计方法（续）：选用合适的基本逻辑元件库和宏库租用或购买必要的IP核；选用合适的综合器；进行综合得到门级电路结构；布局布线，得到时延文件；后仿真；定型，FPGA编码或ASIC投片为什么要用硬件描述语言来设计？电路的逻辑功能容易理解；便于计算机对逻辑进行分

2、析处理；把逻辑设计与具体电路的实现分成两个独立的阶段来操作；逻辑设计与实现的工艺无关；逻辑设计的资源积累可以重复利用；可以由多人共同更好更快地设计非常复杂的逻辑电路（几十万门以上的逻辑系统）。学习内容术语定义硬件描述语言特点Verilog历史如何从抽象级(levelsofabstraction)理解电路设计Verilog描述术语定义硬件描述语言HDL：描述电路硬件结构及电路时序的一种编程语言。仿真器：读入HDL并进行解释及执行的一种软件。抽象级：描述风格的详细程度，如行为级结、构级、门级。自下而上的设计流程：一种先构建

3、底层单元，然后由底层单元构造更大的系统的设计方法。自顶向下的设计流程：一种设计方法，先用高抽象级构造系统，然后再设计下层单元。RTL级：寄存器传输级(RegisterTransferLevel)，用于设计的可综合的一种抽象级。逻辑综合：在标准单元库和特定的设计约束的基础上，把设计的高层次描述转换成优化的门级网表的过程。Verilog的用途Verilog的主要应用包括：ASIC和FPGA工程师编写可综合的RTL代码在高抽象级进行系统仿真，完成系统结构开发编写系统仿真的测试代码硬件描述语言特点VerilogHDL较多的第三

4、方工具的支持语法结构比VHDL简单学习起来比VHDL容易仿真工具比较好使测试激励模块容易编写VerilogHDL的发展历史有哪几种HDL语言？各有什么特点？VHDL-比VerilogHDL早几年成为IEEE标准；-语法/结构比较严格，因而编写出的模块风格比较清晰；-比较适合由较多的设计人员合作完成的特大型项目（一百万门以上）。两者建模能力的比较VHDLVITAL系统级算法级寄存器传输级逻辑门级开关电路级行为级的抽象VerilogHDL与VHDL建模能力的比较Verilog抽象级Verilog既是一种行为描述的语言也是一

5、种结构描述语言。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别包括：系统说明-设计文档/算法描述RTL/功能级-Verilog门级/结构级-Verilog版图/物理级-几何图形行为综合综合前仿真逻辑综合综合后仿真版图在抽象级上需要进行折衷系统说明-设计文档/算术描述RTL/功能级-Verilog门级/结构级-Verilog版图/物理级-几何图形详细程度低高输入/仿真速度高低Verilog可以在三种抽象级上进行描述行为级用功能块之间的数据流对系统进行描述在需要时在函数块之间进行调度赋值。RTL级/功能级

6、用功能块内部或功能块之间的数据流和控制信号描述系统基于一个已定义的时钟的周期来定义系统模型结构级/门级用基本单元(primitive)或低层元件(component)的连接来描述系统以得到更高的精确性，特别是时序方面。在综合时用特定工艺和低层元件将RTL描述映射到门级网表设计工程师在不同的设计阶段采用不同的抽象级首先在行为级描述各功能块，以降低描述难度，提高仿真速度。在综合前将各功能模块进行RTL级描述。用于综合的库中的大多数单元采用结构级描述。Verilog还有一定的晶体管级描述能力及算法级描述能力有关Verilog

7、HDL的几个重要基本概念综合：通过工具把用VerilogHDL描述的模块自动转换为用门级电路网表表示的模块的过程。寄存器传输级VerilogHDL模块：也可称为RTL（Verilog）HDL模块。它是符合特定标准和风格的描述状态转移和变化的VerilogHDL模块。能用综合器把它转换为门级逻辑。VerilogHDL测试模块：用VerilogHDL描述的模块，可以用来产生测试信号序列并可以接收被测试模块的信号，用于验证所设计的模块是否能正常运行，往往不可综合成具体门级电路。4）VerilogHDL顶层（测试）模块：同上。

8、布局布线：把用综合器自动生成的门级网表（EDIF）通过运行一个自动操作的布局布线工具，使其与具体的某种FPGA或某种ASIC工艺库器件对应起来，并加以连接的过程。VerilogHDL后仿真测试模块：同3）、4），但被测试的模块至少是一个门级描述的或用具体FPGA(ASIC)库器件(带时间延迟信息)描述的结构型VerilogHDL模