北京理工大学2009级数字电子技术基础b期末试题anew

《北京理工大学2009级数字电子技术基础b期末试题anew》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、课程编号：ELC06011北京理工大学2010-2011学年第二学期2009级数字电子技术基础B期末试题A卷注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。班级学号姓名成绩一、（20分）填空1．在如下门电路中，哪些输出端能够直接互连。若输出端不能互连，为什么？a）普通TTL门电路；b）普通CMOS门电路；c）OC门；d）三态输出门；e）OD门。2．一个4位D/A转换器的分辨率为，若参考电压VREF=6V，当输入码为0110时，输出电压为V。3．存储容量为2K×8位的随机存储器，地址线为根，数据线为根；若用1K×4位的RAM来实现上述存储容量，需要片。4．A/D转换器一般需要经

2、过采样、保持、、4个过程。5．单稳态触发器输出脉冲的频率取决于，输出脉冲的宽度取决于。6．施密特触发器有个稳定状态，单稳态触发器有个稳定状态，多谐振荡器个稳定状态。7．ROM设计的组合逻辑电路如图T1所示，写出逻辑函数Y和Y的表达式。01Y=，Y=。01W0W1W2W3W4W5W6W7ABCY0Y1图T11二、（10分）将下列各式化简为最简与或式，方法不限。1．FACABCACDCD12．FABCDABCABCDBCD，约束条件：B̅C̅+A̅CD̅=02三、（10分）已知图T3中（a）（b）（c）为TTL门电路，（d）（e）为CMOS门电路，分别写出各电路的输出状态（

3、0或1或高阻）或输出表达式。VCCVILY3VRILY1AY02B100VIHCD（a）（b）（c）1VIHY5ATGY4B10k0（d）（e）图T3四、（10分）试用一片4位并行加法器74LS283（图T4）和异或门设计一个加/减法运算电路。当控制信号M=0时，实现输入的两个四位二进制数相加（Y3Y2Y1Y0=A3A2A1A0+B3B2B1B0）；当M=1时，实现输入的两个四位二进制数相减（Y3Y2Y1Y0=A3A2A1A0-B3B2B1B0）。COS3S2S1S074LS283A3A2A1A0B3B2B1B0CI图T42五、（10分）编码器74LS148和数据选择器74LS15

4、1构成的逻辑电路如图T5所示，当输入DDDDDDDD00001010，DDDDDDDD11111111，试分别7654321076543210写出所示电路输出F的表达式（要求有分析过程）。74LS148和74LS151功能表分别如表T5-1和T5-2所示。0AEN表T5－174LS151功能表D0I0Y0D0D1IYBD111输入输出D2I2Y2CD2YFENAAAYD3IDD3210374LS14874LS1511×××0D4I4ED40000D0D5I50FD50001D1SD6I6YGD60010D2SD7IYEXHD7A70A1A20011D30100D40101D5011

5、0D60111D7图T5表T5－274LS148功能表输入输出SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX1××××××××11111011111111111010×××××××0000100××××××01001100×××××011010100××××0111011100×××01111100100××011111101100×01111111101000111111111110六、（15分）电路如图T6所示，其中RR10k，C0.1F。121．说明555定时器构成电路的名称，计算输出u的频率f，并计算输出u的占ooo空比q。2．分析由触发器FF0、FF1、F

6、F2构成的时序电路的功能，要求写出驱动方程、3状态方程，输出方程，画出状态转换图，检查电路能否自启动，并说明电路功能。VCCR1Y10k784RQ0Q1Q221DQ1DQ1DQ10kuoVD15553C1C1C1VD26QQQ215FF0FF1FF2C0.1F图T6七、（15分）图T7所示是用两片四位同步二进制加法计数器74LS161接成的计数器。74LS161的功能表见表T7所示。1．试分析电路接成的是几进制计数器，两片之间是几进制？2．是同步计数器还是异步计数器？3．输出Y与脉冲CP的频率比？4．画出第二片74LS161（II）的状态转换图。VCCD0D1D2D3CTD0D1

7、D2D3CTCOPCOPCTT74LS161ILDCTT74LS161IILDCPCPCRCPCRQ0Q1Q2Q3Q0Q1Q2Q3Y图T7表T774LS161的功能表CPCRLDCTPCTT工作状态0置零10预置数1101保持110保持（但CO=0）1111计数其中：COCTQQQQT32104八、（10分）试用JK触发器设计一个三位计数器，其状态转换表如表T8所示。（要求写明设计过程）。电路状态进位输出计数顺序QQ