数字电子技术试卷anew

《数字电子技术试卷anew》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、国防科技大学2008学年秋季学期------------《数字电子技术基础》考试试卷（A）卷--------------考试形式：闭卷考试时间：120分钟满分：100分。专业：题号一二三四五六七总分--------------得分评阅人注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。--------------2、密封线左边请勿答题，密封线外不得有姓名及相关标记。年级：线得分一、填空题（共5小题，每题2分，共10分）－1、逻辑等式F=A(B+C)+A+D的对偶式是；封学院：反演式是。－2、（108）10=()8=()8421

2、-BCD密3、按照逻辑功能的不同，触发器可以分成RS、D、JK、、等类型；而从电路结构和动作特点上又可以把触发器分为基本RS触发器、、姓名：----------------以及各种形式的边沿触发器。4、半导体存储器按存取功能分为存储器和存储器。----------------5、时序逻辑电路通常包含和两个组成部分；描述时序逻辑电路有三组方程，指的是、和输出方程。学号：-----------------第1页共8页得分二、选择题（共10小题，每小题2分，共20分）1、下列说法正确的是。（A）若X+Y=X+Z，则Y=Z（B）若XY=XZ，则Y=Z（

3、C）若X+Y=X+Z，且XY=XZ，则Y=Z（D）以上说法都不对2、下列各门电路中的输出端不可以并联使用；（A）CMOSOD门（B）CMOS三态门（C）TTLOC门（D）具有推拉式输出的TTL门电路3、下列不属于组合逻辑电路。（A）序列信号发生器（B）译码器（C）数据选择器（D）优先编码器4、下列触发器具有一次变化问题。（A）主从JK触发器（B）利用CMOS传输门的上边沿D触发器（C）同步D触发器（D）维持阻塞D触发器5、用触发器设计一个同步十七进制的计数器所需要的触发器的数目是。（A）2（B）3（C）4（D）56、可以用来实现并/串转换和串/

4、并转换的器件是：。（A）移位寄存器（B）全加器（C）译码器（D）计数器7、由8级触发器构成的十进制计数器的模值是。（A）8（B）10（C）100（D）2568、石英晶体多谐振荡器的输出脉冲频率取决于：（A）电路RC参数大小（B）组成振荡器的门电路的平均传输时间（C）晶体的固有频率f（D）晶体的固有频率f和RC参数值009、为构成4096×8位的RAM，需要片1024×1的RAM，并且需要位地址译码以完成寻址操作。（A）32，15（B）32，12（C）8，15（D）8，1210、下列几种A/D转换器中，的转换速度最快？（A）双积分型ADC（B）并

5、联比较型ADC（C）计数型ADC（D）逐次渐近型ADC第2页共8页得分三、分析简答题（共4小题，每小题5分，共20分）------------1.试将下列逻辑函数化为最简“与或”式：--------------F=AC+ABC+ACD+CD专业：----------------------------年级：线2．已知用3线-8线译码器74LS138构成的逻辑电路如下图所示，试写出Y1、－Y2的逻辑表达式，列出真值表，并分析该电路的逻辑功能。其中74LS138输出低电平有效，使能端EN=S⋅S+S。封123学院：－密姓名：------------

6、--------------------学号：-----------------第3页共8页3．由4位二进制加法计数器CT4161（功能表见题六）和PROM组成的电路如图所示，试写出函数W，X，Y，Z的最小项之和的表达式，并分析在CP作用下，W、X、Y、Z端顺序输出的8421BCD码的状态，说明电路的功能。4.已知CMOS上边沿JK触发器各输入端的电压波形如下图所示，试画出Q和Q端对应的电压波形。其中R为异步复位端，输入高电平有效。D第4页共8页得分四、某工厂有三个车间（A、B、C）和两台自备发电机组X和Y，Y的------------发电能力

7、是X的两倍，且三个车间中至少有一个要开工。若仅一个车间开工，则启动X即可；若有两个车间同时开工，则需启动Y；若三车间均同时开工，则X和Y都应启动。试用与非门设计一个控制X和--------------Y工作的逻辑电路，请写出完整的设计过程。（共10分）专业：----------------------------年级：线－封学院：－密姓名：--------------------------------学号：-----------------第5页共8页得分五、分析下图所示的同步时序逻辑电路。要求写出完整的分析步骤（可不画时序图），并说明电路有

8、何特点。假设电路的初始状态为“000”。（共15分）第6页共8页得分六、试用中规模4位二进制加法计数器74161实现一个39进制的计数器，要求各芯片级