资源描述：
《数字电路第五版高教康华光》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第一章数字逻辑习题1．1数字电路与数字信号1.1.2图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0121112（ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制−41.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于2（2）127（4）2.7187解：（2）（1
2、27）D=2-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43（3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+（2）@（3）you(4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）
3、H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1.6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。解:(a)为与非，(b)为同或非，即异或第二章逻辑代数习题解答2.1.1用真值表证明下列恒等式(3)A⊕B=AB+AB（A⊕B）=AB+AB解：真值表如下ABA⊕BABABA⊕B
4、AB+AB0001011011000010100001100111由最右边2栏可知，A⊕B与AB+AB的真值表完全相同。2.1.3用逻辑代数定律证明下列等式(3)A+ABC+ACD+(C+DE)=ACD++E解：A+ABC+ACD+(C+DE)=A(1+BC)+ACDCDE+=A+ACDCDE+=ACDCDE++=ACD++E2.1.4用代数法化简下列各式(3)ABCBC(+)解：ABCBC(+)=(ABCBC++)(+)=AB+AC+BB+BC+CBC+=ABCAB+(++B+1)=ABC+(6)(AB+)(+AB+)(+ABAB)()解：(AB+)(+A
5、B+)(+ABAB)()=AB⋅+AB⋅+(ABAB+)(+)=B+AB+AB=AB+B=A+B=AB(9)ABCD+ABD+BCD+ABCBD+BC解：ABCD+ABD+BCD+ABCBD+BC=ABCD(+D)+ABD+BCDC(+)=BAC(+ADC++D)=BAC(++AD+)=BAC(++D)=AB+BC+BD2.1.7画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门(1)L=AB+AC(2)L=DAC(+)(3)L=(ABC+)(+D)2.2.2已知函数L（A，B，C，D）的卡诺图如图所示，试写出函数L的最简与或表达式解：LABCD(
6、,,,)=BCD+BCD+BCD+ABD2.2.3用卡诺图化简下列个式（1）ABCD+ABCD+AB+AD+ABC解：ABCD+ABCD+AB+AD+ABC=ABCD+ABCD+ABC(+CD)(+D)+ADB(+BC)(+C)+ABCD(+D)=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD（6）LABCD(,,,)=∑m(0,2,4,6,9,13)+∑d(1,3,5,7,11,15)解：L=AD+（7）LABCD(,,,)=∑m(0,13,14,15)+∑d(1,2,3,9,10,11)解:L=AD+AC+AB2.2.4已知逻辑函数
7、L=AB+BCCA+，试用真值表,卡诺图和逻辑图（限用非门和与非门）表示解:1>由逻辑函数写出真值表ABCL000000110101011110011011110111102>由真值表画出卡诺图3>由卡诺图,得逻辑表达式L=AB+BC+AC用摩根定理将与或化为与非表达式L=AB+BC+AC=ABBCAC⋅⋅4>由已知函数的与非-与非表达式画出逻辑图第三章习题3.1MOS逻辑门电路3.1.1根据表题3.1.1所列的三种逻辑门电路的技术参数，试选择一种最合适工作在高噪声环境下的门电路。表题3.1.1逻辑门电路的技术参数表VOH(min)/VVOL(max)/VV
8、IH(min)/VVIL(max)/V逻辑门A2.4
