四位异步二进制加法计数器

《四位异步二进制加法计数器》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、《四位异步二进制加法计数器》实验报告实验人姓名：杨令专业班级：电子１２０４班　内　序　号：５美国德州仪器半导体技术上海（有限）公司西安电子科技大学MSP430单片机联合实验室　　　　　　　　　　　　实验日期：２０１２年１０月２５日　　　　　　　　　　　实验报告提交日期：２０１２年１１月１日一、实验目的1．加深理解四位异步二进制加法计数器的工作原理及电路组成。2．学会正确使用T触发器。二、实验内容１、计数器简介计数器是最常用的时序电路之一，可用来计数、分频、定时、产生节拍脉冲以及其他时序信号。但计数器分类有很多，有同步计数器和异步计数器、加计数器、减计数器

2、和可逆计数器、二进制计数器、BCD码计数器、循环码计数器。本次设计的是四位异步二进制加法计数器。２、实验接线图、测试步骤及结果　　（１）四位异步二进制计数器逻辑图如上，它由4个T触发器组成。计数脉冲CP加至时钟脉冲输入端，每输入一个计数脉冲，U1将翻转一次。U2、U3和U4都以前级触发器的/Q端输出作为触发信号，当Q0端由1变成0时，即/Q0由0变成1时,U1翻转,其余类推。/R端是用来清零端,只能全部置0,/S端是用来置1端,只能全部置1。（２）四位二进制异步加法计数器的实现：首先是将每个T触发器的/Q端与D端相连，构成T触发器，然后按照先前的构思连接

3、电路，加法计数器的计数脉冲输入端为CP，全部清0端为/R，全部置1端为/S，输出端由低位到高为分别为Q0、Q1、Q2、Q3。三、思考与总结1、功能特点：利用触发器的翻转功能，异步二进制计数器可以实现加法或减法计数，记录结果用若干位十进制数表示，N位计数器可实现0到（2N－1）个CP脉冲的计数。2、结构特点：高位触发器的时钟脉冲CP由低位触发器的输出Q或Q提供。3、工作原理：异步二进制加法计数器的工作特点是：高位触发器在低一位触发器的输出信号Q出现下降沿的时候翻转；异步二进制减法计数器的工作特点是：高位触发器在低一位触发器的输出信号Q出现下降沿的时候翻转。

4、　　４、在这次电路课程设计中,我花了较多的时间查阅资料,进行反复练习。由于是第一次做电路的课程设计,对于相关设计过程和分析方法并不大熟练。但功夫不负有心人,最终还算顺利完成,这对我以后学习相关的课程以及进行更高层次的数字电路设计都奠定了不错的基础。在设计过程中,出现了各种各样的问题,有些是单一原因引起的,有的是综合原因引起的,这些都很考验我的毅力与坚持。但是我掌握了研究这类问题的方法,即问题解决的过程就是要从问题所表现出来的情况出发,通过反复推敲,作出相应判断,逐步找出问题的症结所在,从而一举击破。要在复杂的电子器件和密密麻麻的连线中找出头绪来,有时候并

5、不是一件容易的事情。但是往往这样的问题就出在计算上,尤其是在化简卡诺图时务必小心谨慎,一个字符写错或者漏掉一些信息,相应得出的驱动方程就会有天壤之别,自然逻辑电路就不能实现最初的设计功能。而且必要的时候,一定要画出时序图来帮自己解决问题,往往会起不错的效果。就是在这种不断发现问题、分析问题、解决问题的过程中我提高了自己分析解决问题的能力,因此,我把这次课程设计看成一次综合学习的机会。在学习过《新编计算机基础教程》之后我已经算是掌握了一定的电路设计的基础以及相应的分析方法、实践能力以及自学能力。虽然遇到了不少问题,但是在向老师和同学请教的学习过程中,

6、我又改正了不少错误的认识,对电路的设计与分析方法的掌握也有了一定的提高我相信这些知识与经验对以后的学习会有极大的帮助。这次课程设计虽然在功能上完全实现了课题的要求,即实现了四位二进制加法计数器的全部要求,但是相应的不足之处还应该考虑到。怎样更好地布局以及连线,使整个电路图不至于杂乱无章等等问题,虽然是细节问题,但往往可以决定成败,这些问题都应该引以为戒并作为以后设计相关电路时的参考。