四位二进制加法计数器课程设计报告书.doc

《四位二进制加法计数器课程设计报告书.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、..成绩评定表学生郝晓鹏班级学号1103060129专业通信工程课程设计题目四位二进制加法计数器评语组长签字：成绩日期20年月日.....课程设计任务书学院信息科学与工程学院专业通信工程学生郝晓鹏班级学号1103060129课程设计题目四位二进制加法计数（缺0010001111011110）实践教学要求与任务:1、了解数字系统设计方法。2、熟悉VHDL语言及其仿真环境、下载方法。3、熟悉Multisim仿真环境。4、设计实现四位二进制加计数（缺0010001111011110）工作计划与进度安排:第一周：熟悉M

2、ultisim及QuartusII环境，练习数字系统设计方法。包括采用触发器设计和超高速硬件描述语言设计，体会自上而下、自下而上设计方法的优缺点第二周：1.在QuartusII环境中仿真实现四位二进制加计数（缺0100010110011010）。2.在Multisim环境中仿真实现四位二进制加计数，缺（0100010110011010），并通过虚拟仪器验证其正确性。指导教师：201年月日专业负责人：201年月日学院教学副院长：201年月日.....摘要本文采用在MAXPLUSⅡ环境中用VHDL语言实现四位二进制

3、加法计数（缺0010001111011110），在仿真器上显示结果波形，并下载到目标芯片上，在实验箱上观察输出结果。在Multisim环境中仿真实现四位二进制加法计数器（缺0010001111011110），并通过虚拟仪器验证其正确性。关键词：MAXPLUSⅡ环境；VHDL语言；四位二进制加计数；Multisim环境.....目录一.课程设目的1二.课设题目实现框图12三.实现过程131.VHDL1131.1建立工程1131.2VHDL源程序631.3编译及仿真过程831.4引脚锁定及下载1131.5仿真结果分

4、析1132.电路设计1252.1设计原理1232.2基于MULTISIM的设计电路图1432.3逻辑分析仪显示的波形1532.4仿结果分析153四.设计体会169五.参考文献1722.....一课程设计目的（1）熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法，包括采用触发器设计和超高速硬件描述语言设计，体会自上而下、自下而上设计方法的优缺点。（2）在QuartusⅡ环境中用VHDL语言实现四位二进制加计数器(缺0010001111011110)的建立，在仿真器上显示结果波形，并下载到目标芯

5、片上，在实验箱上观察输出结果。（3）在Multisim环境中仿真实现四位二进制加计数器(缺0010001111011110)的建立，并通过虚拟仪器验证其正确性。二课设题目实现框图在本课程设计中，四位二进制加计数用四个CP下降沿触发的JK触发器实现，其中有相应的跳变，即跳过了0010001111011110四个状态，这在状态转换图中可以清晰地显示出来。图2状态转换图三实现过程1.VHDL1.1建立工程启动QUARTUS后的界面如图3-1所示，首先需要创建一个工程，具体操作过程如下：.....图3-1QUARTUS

6、软件的启动界面（1）点击File–>NewProjectWizard创建一个新工程，系统显示如图3-2；图3-2工程创建向导的启始页.....（2）点击Next，为工程选择存储目录、工程名称、顶层实体名等，如图3-3所示；图3-3输入工程名称、存储目录（3）点击Next，若目录不存在，系统可能提示创建新目录，如图3-4所示，点击“是”按钮创建新目录，系统显示如图3-5所示；图3-4提示是否创建新文件夹.....（4）系统提示是否需要加入文件，在此不添加任何文件，点击Next，进入设备选择对话框，如图3-6，这里

7、选中实验箱的核心芯片CYCLONE系列FPGA产品EP1C6Q240C8；图3-5提示是否添加文件图3-6芯片型号选择.....（5）点击Next，系统显示如图3-7，提示是否需要其他EDA工具，这里不选任何其他工具；（6）点击Next后，系统提示创建工程的各属性总结，若没有错误，点击Finish，工程创建向导将生成一个工程，这时软件界面如图3-8，在窗口左侧显示出设备型号和该工程的基本信息等。图3-7提示是否利用其他EDA设计工具图3-8工程阐述汇总.....1.2VHDL源程序（1）点击File->New创

8、建一个设计文件，选择设计文件的类型为VHDLFile系统显示如图3-9，点击OK，系统显示如图3-10，窗口右侧为VHDL的编辑窗口；图3-9创建一个设计文件图3-10新建的一个VHDL源文件的编辑窗口.....（2）在编辑窗口中编辑以下程序：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;en