数电课设四位二进制加法计数器的设计

《数电课设四位二进制加法计数器的设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、成绩评定表学生姓名XXX班级学号专业通信工程课程设计题目四位二进制计数器评语组长签字：成绩日期20年月曰课程设计任务书学院信息科学与技术专业通信工程学生姓名XXX班级学号课程设计题目四位二进制同步加法计数器(缺1011110011101111)实践教学要求与任务：1•了解数字系统设计方法。2•熟悉ISE仿真环境及VHDL下载。3.熟悉Multisim仿真环境。4.设计实现四位二进制同步加法计数器(缺1011110011101111)工作计划与进度安排：第一周：熟悉Multisim及XillinxISE环境，练

2、习数字系统设计方法第二周：1•在ISE环境中仿真实现四位二进制同步加法计数器(缺101111001110llll)o2.在Multisim环境中仿真实现四位二进制同步加法计数器，缺(1011110011101111),并通过虚拟仪器验证其止确性。指导教师：201年月日专业负责人：201年月曰学院教学副院长：201年月曰目录一、课程设计目的1二、设计框图1三、实现过程21、ISE实现过程21.1建立工程21.2调试程序21・3波形仿真51・4引脚锁定与下载71・5仿真结果分析102、MULTISIM实现过程10

3、2.1求驱动方程102.2画逻辑电路图142.3逻辑分析仪的仿真152.4结果分析15四、心结16五、参考书目17一、课程设计目的1:了解同步加法计数器工作原理和逻辑功能。2：掌握计数器电路的分析、设计方法及应用。3：学会正确使用JK触发器。二、设计框图状态转换图是描述时序屯路的一种方法，具有形象直观的特点，即其把所用触发器的状态转换关系及转换条件用几何图形表示出来，十分清新，便于查看。在本课程设计中，四位二进制同步加法计数器用四个CP下降沿触发的JK触发器实现，其中有相应的跳变，即跳过了1011110011

4、101111四个状态,这在状态转换图中可以清晰地显示出来。具体结构示意框图和状态转换图如下：CP四位二进制同步加法il•数器输出进位信号输入加法计数脉冲A：结构示意框图0000-^0001/()T0010-^0011-^01007°T0101/I"1010^-1001<-/01000〜/001117-0110B:状态转换图三、实现过程USE实现过程1.1建立工程。File〉NewProject；输入ProjectName；即I：程名;>next直至finishoProjectLocation,即工程保存的位置

5、;然后next>WeVWwKek>—X勺・".「・"・dCrtwNewJQ4Ty>«•fT«r~LavalS«wr«f«r4Xmf<«Yr・>ocIjvlUt«r•ItseUe»ti«nfartMrr«j«

6、QTclStallmFilet图1.1$««<«•S«wetsfarlahenerdSY：«w・・・^UWwibt(D：//www.HHnx.csINj4Qtrr«

7、选NewSource,再选VHDLModule后，填加文件名〉next一直到finishol£Sy:wVE片presetsourcoos工0&>:纠B・]•••Xsw:*rsyMKmg.xa>】t{7l31DNftwvKITOC3SWWOWtMpTx*«s«gs^oolrrgT*cf*r:9^*T-r・・o144?••:•$OVK・Mx>a・v.*csov<<・-«yp

8、<^斗Js¥■•n"u・工e・»;r>QX9Q9Y'hxnb&-{3Y«ME小AkJ«x£s?c背沽«9巫一・4图1.5具体程序如下：libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entitycount10isport(CP,r:instd_logic;q:outstd_logic_vector(3downto0));endcountlO;architecturebehavioralofcount10issignal

9、count:std_logic_vector(3downto0);beginprocess(cp.r)beginifr二'O'thencount"“0000”;elsifcp^ventandcp二Tthenifcount二”1010”thencouncilor1;elsecount<=count+l;ifcount二”1101”thencount<=n0000H;endif;endif;endif;