vhdl语言设计一个8421bcd码的24进制计数器

《vhdl语言设计一个8421bcd码的24进制计数器》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、专业技能训练4题目••用VHDL设计8421BCD码24进制计数器班级：电子科学与技术1201姓名：王启正学号：120803039时间：2015.5—2015.6一、技能训练项目名称运用VHDL语言进行编程设计一个8421B⑶码24进制计数器二、实训目的1.熟练掌握QuartusII软件的使用。2.熟练掌握在QuartusII平台上用原理图或者VHDL语言进行电路设计的方法。3.学会用例化语句对EDA电路设计中顶层电路进行描述三、实训要求1.熟悉仿真开发软件QuartusII的使用；2.根据功能要求，用原理

2、图或文本输入方式完成设计；3.用QuartusII做波形仿真调试；4.下载至EDA试验仪调试设计。四、基本原理（附源程序清单，原理图、RTL图）1、通过VHDL语言编程方法程序清单：LIBRARYIEEE;USEIEEE.STDLOGIC1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;--时钟ENTITY1inISPORT（CLK:INSTDLOGIC;EN:INSTD^LOGIC;一使能端CR:INSTD_LOGIC;

3、—清零端，低电平有效LD:INSTD_LOGIC;—数据载入控制，低电平有效D:INSTD_LOGIC_VECTOR(5DO丽TO0);—载入数据端CO:OUTSTD_LOGTC;—进位Q:OUTSTDJJ)GIC_VECTOR(5DOWNTO0)—计吋输出);ENDlin;ARCHITECTUREaOFlinISSIGNALQN:STI)_L0GTC_VECT0R(5DOWNTO0);BEGIN~进位控制C0〈=’1’WHEN(QN=X"23〃ANDEN=’1’)ELSE’0’；PROCESS(CLK,C

4、R)BEGINIF(CR=’O’)TI1ENQN〈="OOOOOO";ELSEIF(CLK’EVENTANDCLK二’1’)THENTF(LI)=，0,)THEN—数裾加载QN〈二D;ELSIF(EN=’l’)THENIF(QN(3DOWNTO0)=3andQN(5DOWNTO4)=2)orQN(3DOWNTO0)=9THENQN(3DOWNTO0)〈=〃0000〃；一个位数进位IFQN(5DOWNTO4)=2THENQN(5DOWNTO4)〈=〃00〃；一十位数进位ELSEQN(5DOWNTO4)<=QN

5、(5DOWNTO4)+1;ENDIF;ELSEQN(3DOWNTO0)<=QN(3DOWNTO0)+1;ENDIF:ENDIF;ENDIF:ENDIF;ENDPROCESS;Q<=QN;enda;2、原理图:31兑级诊參

6、®

7、►穸吻卜Otv钞效

8、邊o®COUNT24.bdf3、RTL图:預[he[AViwprojectAssignmertsPtocc$5inglookiiJndowJJdp□GfU0ICOUNT24五、仿真调试:NameValue11.8£〕ps8.0us16.卜24.0us32.0us40

9、.0•11.875nsJ咏2CRA□DA[I1F4-D[5]AIinjnnmUUi••i「1^5-D[4]Aiii：：hhninin1^6-D[3]Ai门Hru~i_rmmrHn_-D[2]Ai_n_LTHHi了i_mrr沙8-D[l]AiHiHii丄HL1^9“[0]AiL：ii：•••：■Ml1^10EHAi•11LUAIisssHHnhni卷120QA[iu[30]l爾Eoi_调试过程中，输出波形为24进制波形图。六、体会实验过程中通过采用VHDL语言编辑代码实现一个24进制计数器，观察输出波形，得到

10、正确的输出结果，以及在实验过程中遇到问题自己的调试过程，使得我更加熟练的掌握了QuartusII软件的正确使用方法以及操作技巧，也练习了采用VHDL语言例化语句定义硬件的顶层结构，熟悉了EDA编程的相关简单技巧，有助于我们以后更加深入的学习EDA编程。七、参考书目：1、《CPLD/FPGA设计及应用》罗朝霞、高书莉著人民邮电出版社2、《EDA技术及应用》谭会生著西安电子科技大学出版社