欢迎来到天天文库
浏览记录
ID:9800391
大小:451.00 KB
页数:20页
时间:2018-05-10
《可逆计数器的设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、EDA设计基础实验课程论文EDA设计基础实验课程论文题目可逆计数器的设计学院电子工程学院专业班级通信081班学生姓名指导教师2013年6月12日17EDA设计基础实验课程论文摘要本设计介绍了Verilog-HDL语言在可逆计数器的具体应用,给出了仿真波形并下载到FPGA开发板上实际验证。说明了实现电子电路的自动化设计(EDA)过程和EDA技术在现代数字系统中的重要地位及作用.关键词:Verilog-HDLEDAFPGA开发板仿真17EDA设计基础实验课程论文AbstractThisdesigndescribestheVerilog-HDLlanguageinreversiblecoun
2、terthespecificapplication,thesimulationwaveformsdownloadedtotheFPGAdevelopmentboardandtheactualverification.Illustratestherealizationofelectroniccircuitdesignautomation(EDA)processandEDAtechnologyinthemoderndigitalsystemsinanimportantpositionandrole.Keywords:StateMachineVerilog-HDLEDAFPGAdevelop
3、mentboardSimulation17EDA设计基础实验课程论文目录摘要IAbstractI第1章绪论21.1概述21.1.1EDA技术的优势21.1.2EDA的发展趋势21.2硬件描述语言31.2.1VHDL语言31.2.2VerilogHDL语言31.2.3VerilogHDL与VHDL的比较41.2.4VHDL和QuartusII在设计数字电路中的应用41.3FPGA介绍4第2章可逆计数器设计的基本理论62.1设计原理62.2电路设计系统仿真62.2.1编辑文件62.3.2创建工程62.3.2仿真7第3章系统的仿真结果93.1编译成功93.2波形图103.3原理图11第4章心
4、得体会12结论13参考文献14附录115致谢1717EDA设计基础实验课程论文第1章绪论1.1概述EDA是电子设计自动化(ElectronicDesignAutomation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言VHDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。1.1.1EDA技术的优势1.用HDL对数
5、字系统进行抽象的行为与功能描述到具体的内部线路结构,从而可以在电子设计的各个阶段、各个层次进行计算机模拟验证,保证设计过程的正确性,可以大大降低设计成本,缩短设计周期。2.EDA工具之所以能够完成各种自动设计过程,关键是有种类库的支持,如逻辑仿真时的模拟库、逻辑综合时的综合库、版图综合时的版图库、测试综合时的测试库等。3.某些HDL本身也是文档型的语言(如VHDL),极大地简化了设计文档的管理。4.EDA中最为瞩目的功能,最具现代化电子设计技术特征的功能,是日益强大的逻辑设计仿真测试技术。极大地提高了大规模系统电子设计的自动化程度。1.1.2EDA的发展趋势1.超大规模集成电路的集成度
6、和工艺水平不断提高,深亚微米(Deep-Submicron)工艺,如0.13um、90nm已经走向成熟,在一个芯片上完成的系统级的集成已经成为可能。2.由于工艺不断减小,在半导体材料上的许多寄生效应已经不能简单地补码忽略,这就对EDA工具提出了更高的要求。同时,也使得IC生产线的投资更为巨大。3.高性能的EDA工具得到长足的发展,其自动化和智能化程度不断提高,为嵌入式系统设计提供了功能强大的开发环境。4.市场对电子产品提出了更高的要求,从而也对系统的集成度不断提出更高的要求。同时,设计的效率也成了一个产品能否成功的因素,促使EDA工具应用更为广泛。17EDA设计基础实验课程论文1.2硬
7、件描述语言硬件描述语言(HardwareDescriptionLanguage)是硬件设计人员和电子设计自动化(EDA)工具之间的界面。其主要目的是用来编写设计文件,建立电子系统行为级的仿真模型。即利用计算机的巨大能力对用VerilogHDL或VHDL建模的复杂数字逻辑进行仿真,然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表(Netlist),根据网表和某种工艺的器件自动生成具体电路,然后生成该工艺条件下这种具体电路的延时模型
此文档下载收益归作者所有