四选一数据选择器实验报告

《四选一数据选择器实验报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、四选一数据选择器11微电子黄跃1117426021【实验目的】1．四选一数据选择器，2．学习VerilogHDL文本文件进行逻辑设计输入；3．学习设计仿真工具modelsim的使用方法；【实验内容】1.实现四选一数据选择器的“Verilog”语言设计。2.设计仿真文件，进行验证。【实验原理】数据选择器又称为多路转换器或多路开关，它是数字系统中常用的一种典型电路。其主要功能是从多路数据中选择其中一路信号发送出去。所以它是一个多输入、单输出的组合逻辑电路。4选1数据选择器的元件符号如图一所示，其中D0、D1、D2、D3是4位数据输入端，A0和A0是控制

2、输入端，Y是数据输出端。当A1A0=00时，输出Y=D1；A1A0=01时，Y=D1；A1A0=10时，Y=D2；A1A0=11，Y=D3。。图一4选1数据选择器的元件符号A1A0DY00D001D110D211D3D0D1D2D3-4-由真值表写出输出逻辑表达式由逻辑表达式做出逻辑电路图。图二4选1数据选择器原理图【程序源代码】modulemux4_1(sel,in,out);input[1:0]sel;input[3:0]in;outputout;regout;always@(selorin)begincase({sel[1],sel[0]})

3、2'b00:out=in[0];2'b01:out=in[1];2'b10:out=in[2];2'b11:out=in[3];default:out=1'bx;endcaseend-4-Endmodule测试程序代码如下：moduletest_mux4_1;reg[1:0]S;reg[3:0]IN;wireY;mux4_1M1(.sel(S),.in(IN),.out(Y));always#10IN[0]=~IN[0];always#20IN[1]=~IN[1];always#40IN[2]=~IN[2];always#80IN[3]=~IN[3

4、];initialbeginS=1'b0;IN=4'h0;#100$stop;endalways#10S=S+1;endmodule【仿真和测试结果】【实验心得和体会】这次实验与上次相比有明显的进步，通过这次实验我对modelsim的应用更加得心应手，深切的体会到了verilog是一种描述性语言，这次实验总的来说是比较顺利的，但在实验过程中还是遇到了一些问题，比如端口的匹配问题，在写程序的时候误将位宽写在了变量名的后面，虽然程序能够运行但有警告，仿真波形是错误的，可见在写程序时警告有时也是致命的，这要求我们在学习的过程中思想一定要严谨！其次在做实验

5、时一定要多想，例如在学习这门课时，书上说在模块外部输入可以是wire型或reg型，但在写程序时激励模块往往要初始化数据，所以编程时其类型往往声明为reg型，通过这个例子我明白了书上所说的有时往往是一个比较笼统的，而更多的需要我们自己去实践、探索、勤思考，只有这样我们才能把书本上的知识转化为属于我们自己的知识，才能在学习的道路上走的更远！-4--4-