正交频分复用峰均比振幅因子降低峰值脉冲抵消削峰现场可编程门阵列--硕士毕业论文

正交频分复用峰均比振幅因子降低峰值脉冲抵消削峰现场可编程门阵列--硕士毕业论文

ID:858497

大小:77.04 KB

页数:4页

时间:2017-09-21

正交频分复用峰均比振幅因子降低峰值脉冲抵消削峰现场可编程门阵列--硕士毕业论文_第1页
正交频分复用峰均比振幅因子降低峰值脉冲抵消削峰现场可编程门阵列--硕士毕业论文_第2页
正交频分复用峰均比振幅因子降低峰值脉冲抵消削峰现场可编程门阵列--硕士毕业论文_第3页
正交频分复用峰均比振幅因子降低峰值脉冲抵消削峰现场可编程门阵列--硕士毕业论文_第4页
资源描述:

《正交频分复用峰均比振幅因子降低峰值脉冲抵消削峰现场可编程门阵列--硕士毕业论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、OFDM系统峰均比抑制技术研究与FPGA实现【摘要】移动通信是当前通信的热点,而正交频分复用技术(OFDM)是在第四代移动通信系统中最受瞩目的技术之一。正交频分复用(OFDM)是一种高速并行多载波传输方案,具有很强的抗衰落和抗符号间干扰(ISI)的能力。然而,OFDM系统多个子载波的累加产生较大的峰值信号,具有较高的峰值平均功率比(PAPR),这就要求系统内的非线性器件具有较大的动态范围,导致发送端对高功率放大器的线性度要求很高且发送效率极低,而且会增加A/D和D/A转换器的复杂度,它直接影响着整个系统的运行成本和效

2、率,是OFDM的软肋。鉴于此,本文在OFDM系统进行峰均比抑制的研究基础上,研究了一种峰均比抑制——峰值脉冲抵消削峰(PC-CFR)算法,并在FPGA上完成其逻辑实现。围绕这个问题,论文详细分析了降低信号峰值平均功率比的各种方法,并研究了限幅类技术中的优化方法:脉冲抵消削峰算法(PC-CFR),该算法在降低PAPR的性能上取得了较好的效果;同时给出利用PC-CFR算法的OFDM系统的仿真结果和FPGA在板调试结果,验证降低峰均比的优化方案的结论。 更多还原【Abstract】OFDM(Orthogonalfreque

3、ncyDivisionMultiplexing)isanattractivetechniqueforwirelesshigh-bit-ratetransmissionduetotheminimizingeffectsoffrequency-selectivefadinganditshighbandwidthefficiency.ButOFDMhasthehighPAPR(Peak-to-Average-PowerRatio)whichisitsinherentdisadvantage.Theselargepeaksc

4、ausesaturationinhigh-poweredamplifier,leadingtothelowertransmittedefficiency,andincreasingthecomplexityofA/DandD/Aconvertor.Whereastheseproblems,thispaperc... 更多还原【关键词】正交频分复用;峰均比;振幅因子降低;峰值脉冲抵消削峰;现场可编程门阵列;【Keywords】OFDM;PAPR;CFR;PC-CFR;FPGA;摘要3-4Abstract4第一章绪论7-

5、131.1OFDM系统峰均比抑制的研究背景7-91.2OFDM系统峰均比抑制的研究意义9-101.3降低OFDM系统PAPR的研究现状10-111.4论文研究的内容及章节安排11-13第二章OFDM技术基本原理13-232.1OFDM的基本原理13-162.2子载波调制的DFT实现16-172.3串并变换172.4子载波调制17-202.5射频调制20-212.6系统基本参数选择21-23第三章OFDM系统峰均比抑制的方法分析23-483.1峰值平均功率比PAPR的概念24-283.2OFDM系统中峰均比的分布28-

6、293.3峰均比抑制方法分析29-413.3.1预失真(Pre-Distortion)技术29-323.3.2限幅类技术分析32-363.3.3编码类技术分析36-383.3.4概率类技术38-413.4脉冲抵消削峰PC-CFR算法介绍41-463.4.1算法细节423.4.2峰值检测(PeakDetection)42-443.4.3峰值缩放(PeakScaling)443.4.4分配器(Allocator)443.4.5削峰脉冲发生器(CancellationPulseGenerator)44-463.4.6COR

7、DIC463.5本章小结46-48第四章OFDM系统PC-CFR算法的FPGA实现48-644.1FPGA开发环境48-504.2PC-CFR算法的FPGA逻辑实现50-564.2.1CFR顶层框图504.2.2CFR一次迭代框图50-534.2.3CancellationPulses(C_Pulses)模块框图53-564.3接口时序图及说明56-584.3.1CFR接口介绍56-574.3.2与CFR相关的SPI接口57-584.4MATLAB仿真和FPGA逻辑实现的结果分析58-614.5FPGA在板调试结果分

8、析61-64第五章总结与展望64-66致谢66-68参考文献袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。