武汉理工大学—硕士小论文——高速电路差分线(LVDS)设计

《武汉理工大学—硕士小论文——高速电路差分线(LVDS)设计》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

武汉理工大学硕士研究生课程论文课程：《高速数字电路设计与仿真》任课教师：学期：2011-2012年度第2学期成绩《高速电路差分线设计》姓名学号院系专业班级时间：2012年4月17日

1摘要3关键词4Abstract4Keywords5第一章引言51.1研究背景5第二章差分线(LVDS)理论分析82.1差分线基本概念82.2差分线传输数字信号92.3差分阻抗分析10第三章差分线(LVDS)原理133.1LVDS基本原理和特点13第四章差分信号设计存在问题以及解决方案154.1差分线的端接154.2差分信号的错位与失真17第五章差分线设计布局布线185.1差分线的设计规则185.2布局布线要点195.2.1LVDS布线的要点195.3差分信号PCB设计要点215.3.1等长215.3.2等距225.3.3差分线对与印制板层叠235.3.4差分线对其他信号的距离235.4低EMI差分线对设计实践24总结25参考文献27

2摘要：信号完整性是高速电路中要解决的一个首要问题之一，LVDS则是近年来发展迅速的一种高速传输技术。在LVDS的基本原理和应用分析的基础上，结合实际LVDS收发芯片对几种不同端接、差分线对长度和间距情况下的高速有损传输进行了信号完整性的仿真和分析，通过对比参数改变时由于失配产生反射从而引起的过冲和时序的直观变化。探讨了它们在实际高速数字系统应用中的信号完整性方面的密切关系，为科学合理地应用LVDS技术提供了一定的依据。LVDS标准ANSI/TIA/EIA-644-A-2001广泛应用于许多接口器件和一些ASIC及FPGA中。文中探讨了LVDS的特点及其PCB(印制电路板)设计，纠正了某些错误认识。应用传输线理论分析了单线阻抗、双线阻抗及LVDS差分阻抗计算方法，给出了计算单线阻抗和差分阻抗的公式，通过实际计算说明了差分阻抗与单线阻抗的区别，并给出了PCB布线时的几点建议。关键词：LVDS；阻抗分析；阻抗计算；信号完整性

3Abstract：Thelowvoltagedifferentialsignaling(LVDS)standardANSL/TIA/EIA-644-A-2001hasbecomewidelypopularandisavailableonhundredsofinterfacedevicesandsomeASICsandFPGAs．ThousandsofsystemshavesuccessfullyimplementedhighspeedinterconnectusingLVDS．ButsomeincorrectconceptsaboutLVDSarepresentedinsomeliteratureorbooks．ThispaperdiscussesthePCBdesignforLVDSandcorrectssomeimproperunderstanding．ThemethodofcalculationofthecharacteristicimpedanceofLVDSisanalyzedindetailandthedifferencebetweenthedifferentialimpedanceandsinglelineimpedanceisexplainedbyactualcalculationinthispaper．Severalsuggestionsarealsoprovidedforcarryingoutthetrace1ayoutdesignofPCB．Keywords：LVDS;impedanceanalysis;impedancecalculation;integralityofsignal

4第一章引言1.1研究背景在高速数字系统中，随着电路速率和时钟频率的不断提高，高速信号经过互连线时会产生延迟、反射、衰减和串扰等一系列信号完整性问题。当前，信号完整性问题已成为高速数字系统设计是否成功的关键问题之一，尤其对于传输速率达几百Mb/s甚至数Gb/s的高速数字信号更是如此。低电压差分信号传输(LowVoltageDifferentialsignaling，LVDS)是20世纪90年代才出现的一种新型的适用于高速数据传输的接口技术，最早由美国国家半导体公司提出，在信号完整性方面有良好的性能，可确保铜导线能够支持千兆位以上的数据传输。这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，并具有低功耗、低误码率、低串扰和低辐射等特点，在计算机、通信设备、消费电子等方面得到了广泛应用，并通过TIA/EIA的确认，成为该组织的标准(ANSI/TIA/EIA-644)。在实际应用中，往往需要一些设计规则来指导高速电路的设计以确保可靠的数据传输，从而有效运用LVDS技术。迄今为止，仍然有很多方面需要进一步深入研究，如端接便是LVDS在信号完整性方面一个突出的问题。研究者也在不懈努力以寻求好的方案，如D．Chowdhury等对PCB上的高速LVDS信号的级联的差分端接技术深入分析，V．Adsure研究讨论了如何通过嵌入式的边缘端接来提高电路板的信号完整性，尤其是在宽频内谐振点的阻抗问题。

5另外，过冲也是应用和可靠性测试中不能准确定位的一个信号完整性因素，常会引起系统性能的永久性下降，而且发现互联问题的仿真是很费时的，也很难提取到准确的寄生参数。M．Nourani等便提出了一种在高速片上系统互连中发现和测量信号过冲的方法，以提高系统的可靠性。LVDS(低压差分信号)是高速、低电压、低功率、低噪声通用I/O接口标准，其低压摆幅和差分电流输出模式使EMI(电磁干扰)大大降低。由于信号输出边缘变化很快，其信号通路表现为传输线特性。因此，在用含有LVDS接口的Xilinx或Altera等公司的FPGA及其它器件进行PCB(印制电路板)设计时，超高速PCB设计和差分信号理论就显得特别重要。LVDS是一种小摆幅差分信号技术，使用很低的电压幅度(100mV一450mV)通过一对平行的PCB走线或平衡电缆传输数据。在两条平行的差分信号线上，电流及电压振幅相反，噪声信号同时耦合到两条线上，接收端只关心两信号的差值，因此噪声被抑制掉。低电压摆幅使提高数据率和降低功耗成为可能，同时也意味着数据可更快地反转。由于LVDS驱动器是恒流源模式，功耗几乎不会随频率的增加而增大，其单路功耗非常低，按典型电流3.5mA、终端匹配电阻100计算，消耗在电阻上的功率只有1.225mW。LVDS信号两根差分线产生的磁场彼此抵消，电场相互耦合。电场之间耦合很紧，因而不能泄漏出去，只有稍许边缘场会向外泄漏。所以，LVDS作为差分传输系统，会比CMOS或TTL

6等信号产生更小的EMI。在进行含有LVDS的PCB设计时，关键是要记住LVDS是高速差分信号，它与普通的传输线设计理论有很大不同。但很多资料和书籍上都要求LVDS单线阻抗50、差分阻抗100，这就没有考虑到LVDS的差分特性，把LVDS差分线对当作两根独立的信号线对待。这样既不符合LVDS的特点，也会给初学者造成误解。本文将详细分析单线阻抗与差分阻抗的异同，提出进行高速PCB设计时的几点建议。并结合实际LVDS收发芯片对多种情况进行了高速有损传输的信号完整性的仿真和分析，通过对比改变端接大小、线长和线间距时引起的过冲和时序的直观变化，探讨了它们在实际高速数字系统应用中的信号完整性方面的密切关系，为有效应用LVDS技术提供了一定的依据。

7第二章差分线(LVDS)理论分析2.1差分线基本概念差分线对是指一对存在耦合的传输线。差分信号的传输是利用两个输出驱动来驱动差分线对，一根携带信号，另一根携带它的互补信号。我们需要的就是差分线对间的电压差，它携带着要传输的信息。差分信号传输与单端信号传输相比有很多优点：①抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消；②能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少；③时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路设计。差分信号最大的缺点就是会产生潜在的EMI。如果不对差分信号进行恰当的平衡或滤波，或者如果存在任何共模信号，就可能使加在外部双绞线上的差分信号产生EMI问题，另外与单端信号传输相比，传输差分信号需要两倍数量的信号线。还有就是要去理解许多新原理和重要的设计规则。正因为差分信号这些复杂的效应，因此设计的复杂程度大大增加了。

82.2差分线传输数字信号如何在高速系统设计中考虑信号完整性的因素，并采取有效的控制措施，已成为当今国内外系统设计工程师和PCB设计业界的一个热门课题。利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。在印刷电路板上的差分线，等效于工作在准TEM模的差分的微波集成传输线对，其中，位于PCB顶层或底层的差分线等效于耦合微带线；位于多层PCB的内层的差分线，正负两路信号在同一层的，等效于侧边耦合带状线，正负两路在相邻层的，等效于宽边耦合带状线。数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位相差180，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压(或电流)相减，从而可以获得信号，消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成功耗的要求。2.3差分阻抗分析图2是典型的单根迹线(trace)，其特性阻抗为，通过电流为I。根据欧姆定律，线上任何点的电压为v=I。图2单根传输线若是两根相邻迹线，如图3所示，其中线1特性阻抗为，相当于图2的Zo，电流为。线2特性阻抗为，电流为，2。当将线2靠近线l时，线2的电流

9就耦合到线1，耦合系数为K。同样地，线l的电流，l也耦合到线2，耦合系数也为K。图3两根传输线根据欧姆定律，线1和线2上任何点的电压为：定义，则上述方程变为：该方程可推广到任意数目的迹线，并可表示成矩阵形式。在特殊情况下，若是差分线对，如图4所示，由式(1)和式(2)，并注意到差分线对是平衡、对称的，有：，且。因此，上述方程变为：图4差分线对由于是差分线对，故有：。现在计算差分线对中单根线的特性阻抗(在差分线对中，单取一根时称“单模”阻抗，通常也叫“单端”阻抗)。线1的特性阻抗是电压除以电流，即

10为防止反射，该线合适的终端匹配电阻应等于。在平衡差分线对的特殊情况下，线2的特性阻抗与线1相同。下面计算差分线对的总特性阻抗(称为差分阻抗)。假定此时用一个接地的电阻对差分线对进行阻抗匹配，因=-，，故没有电流流过地线，因而没有必要将电阻接地。事实上，为了将差分信号线对与地噪声隔离，甚至有人建议不要将电阻接地。所以标准的阻抗匹配如图4所示，在线l与线2之间只需要一个电阻，该电阻应等于线l与线2单模电阻之和，即或由于的值不知道，所以的值就不能得到。与耦合系数K有关。美国国家半导体公司公布了差分阻抗的计算公式，其中，微带差分线为：带状差分线为：式中各符号的定义如图5所示。

11图5微带线与带状线结构为按传统定义的特性阻抗，其中，微带线为：带状线为：

12第三章差分线(LVDS)原理3.1LVDS基本原理和特点LVDS的工作原理如图1所示。驱动器由一个恒定电流源(通常为3．5mA)驱动一对差分信号线组成，接收器有很高的DC输入阻抗，几乎不会消耗电流，与传输线阻抗匹配的终端电阻(约为100)跨接在两条差分信号线上，并尽可能靠近接收器输入端，绝大部分的驱动电流将流经100的终端电阻，并在接收器输入端产生大约350mV的压降。当驱动状态反转时，流经电阻的电流方向改变，于是在接收端产生了一个有效“0”或“1”的逻辑状态。图1LVDS工作原理图LVDS技术在速度、噪声/EMI、功耗、成本等方面有着众多优点：高速传输能力LVDS驱动器能以超过155．5Mb/s的速度驱动双绞线对，距离超过10m。ANSI/TIA/EIA-644标准中就推荐了655Mb/s的最大速率和1．923Gb/s的无失真媒质上的理论极限速率。低噪声：因为低电压摆幅、低边沿速率、奇模式差分信号以及恒流驱动器，LVDS产生的电磁干扰低。当差分传输线紧耦合时，噪声抑制能力更强。

13低功耗：LVDS器件用CMOS工艺实现了低的静态功耗；恒流源模式驱动设计降低系统功耗，并极大地降低了k的频率成分对功耗的影响。节省成本：LVDS器件用低成本的电缆线和连接器件就可以达到很高的速率。LVDS产生极低的噪声，噪声控制和EMI等问题也迎刃而解。，-集成能力强：由于可在标准CMOS工艺中实现高速LVDS，因此用LVDS模拟电路集成复杂的数字功能是非常有利的。此外，由于是低摆幅差分信号技术，其驱动和接收不依赖于供电电压，因此，LVDS比较容易用于低电压系统中而保持同样的信号电平和性能。LVDS内集成的串行化器和解串行化器使它能在一个芯片上集成许多通道。差分信号能承受高电平的切换噪声，因而能用大规模数字电路进行可靠的集成。无论其传输介质是电缆还是PCB走线，都必须与终端匹配，以减少不希望的电磁辐射，提供最佳的信号质量。LVDS接收器具有高度的安全性，当输入引脚均处于浮动状态时，接收器的安全功能可以防止输出出现振荡。LVDS不需要地平面或电源平面的连续性和完整性。

14第四章差分信号设计存在问题以及解决方案4.1差分线的端接差分线当差分信号达到开路终端时，将会受到一个很大的阻抗并反射回来。如果不对此反射加以控制，它可能会超过噪声容量引起过度噪声。减少反射的一种方法就是差分对末端加上一个与差分匹配阻抗的电阻性阻抗。例如，如果这条线的差分阻抗设计为100，这个电阻应该跨接在两条信号线之间以便差分信号能感受到它的阻抗。差分线的端接要满足两方面的要求：逻辑电平的工艺要求和传输线阻抗匹配的要求。因此，不同的逻辑电平工艺要采用不同的端接。本文主要介绍2种常见的适于高速数传的电平的端接方法：①LVDS电平信号的端接。LVDS是一种低摆幅的差分信号技术，它上面的信号可以以几百Mhp8的速率传输。LVDS信号的驱动器由1个驱动差分线的电流源组成，通常电流为3．5mA。它的端接电阻一般只要跨接在正负两路信号的中间就可以了，如图6所示。图6LVDS信号电平的终端匹配形LVDS信号的接受器一般具有很高的输入阻抗，因此驱动器输出的电流大部分都流过了100的匹配电阻，并产生了350mV的电压。有时为了增加抗噪声性能，差分线的正负两路信号之间用2个50

15的电阻串联，并在电阻中间加1个滤波电容到地，这样可以减少高频噪声。随着微电子技术的发展，很多器件生产商已经可以把LVDS电平信号的终端电阻做到器件内部，以减少PCB设计者的工作。②LVPECL电平信号的端接。LVPECL电平信号也是适合高速传输的差分信号电平之一，最快可以让信号以1GBaud波特的速率传输。它的每一单路信号都有一个比信号驱动电压小2V的直流电位，因此应用终端匹配时不能在正负两条差分线之间跨接电阻(如果在差分线之间跨接电阻，电阻中间相当于虚地，直流电位将变成零)，而只能将每一路进行单端匹配。对LEPECL信号进行单端匹配，要符合2个条件，即信号的直流电位要为1．3v(设驱动电压为3.3V，减2后，为1.3V)和信号的负载要等于信号线的特性阻抗(50)。因此可以应用以下理想的端接方式：在实际的工程设计中，增加一个电源就意味着增加了新的干扰源，也会增加布线空间(电源的滤波网络要使用大量的布线空间)，改变电源分割层的布局。因此在设计系统时，可以利用交直流等效的方法，对图7中的端接方式进行了等效改变。图7LVPECL信号理想的端接方式在图8中，对交流信号而言，相当于120电阻和82

16电阻并联，经计算为48.7；对于直流信号，两个电阻分压，信号的直流电位为：3.3*82／(120+82)=1．34v。因此等效结果在工程应用的误差允许范围内。图8常用的LVPECL信号的端接方式4.2差分信号的错位与失真差分信号中所有的信息量都由差分信号携带，因此保持差分信号的信号质量很重要的。它由下列原则决定：(1)使用可控差分阻抗线。因为当存在两个具有不同阻抗的信号线时，差模和共模可以相互转化。对于射频(RF)，这些阻抗主要由走线(或内连电缆)的物理布线相关的导体或梳妆电容和电感决定。(2)使差分线对中不连续的地方最小化。(3)在远端对差分信号端接。此外，由于差分线的不对称以及驱动器的偏斜，会造成差分信号的失真。两种差分驱动器跳变时的错位会使信号失真。总得来说，如果某些因素使一条线受到影响，而一条未受影响，差分信号就会失真。还有一些其他的方面的不对称因素也会潜在地使差分信号失真，因为不对称因素都会使差分信号转换成共模信号。

17错位与失真还会产生一些影响。如果驱动器和接收器对共模信号不敏感，则产生的共模信号就问题不大，毕竟典型的差分驱动器有很好的共模抑制比(CMRR)。但是共模信号能显著增加EMI。要设法使从机壳缝隙或电缆中泄漏出来的共模信号降到最低，这个非常关键的。

18第五章差分线设计布局布线5.1差分线的设计规则在做PCB板的实际工作中，应用差分线可以很大程度上提高信号线的抗干扰性，要想设计出满足信号完整性要求的差分线，除了要使负载和信号线的阻抗相匹配外，还要在设计中尽量避免阻抗不匹配的环节出现。现根据实际工作经验，总结出以下规则：①差分线离开器件引脚后，要尽量相互靠近，以确保耦合到信号线的噪声为共模噪声。一般使用FR4介质时，50布线规则(差分线阻抗为100)时，差分线之间的距离要小于0．2mm；②号线的长度应匹配，不然会引起信号扭曲，引起电磁辐射；③要仅仅依赖软件的自动布线功能，要仔细修改以实现差分线的阻抗匹配和隔离；④量减少使用过孔和其他一些引起阻抗不连续的因素；⑤要使用90走线，可用圆弧或45折线代替；⑥信号线在不同的信号层时，要注意调整差分线的线宽和线距，避免因介质条件改变引起的阻抗不连续。5.2布局布线要点5.2.1LVDS布线的要点通过以上分析可以得出结论，LVDS布线与普通CMOS或TTL信号布线有所不同，应注意以下几点：

19a)保证阻抗匹配。由于LVDS通常用来传输高速数据信号，要求具有快速变化的边缘斜率，PCB迹线要作为传输线看待，长度超过2cm时应该进行阻抗控制，同时需要进行阻抗匹配，其范围为90--110之间，典型值100。要选用表面安装厚膜无引线贴片电阻(如0603或0805)，尽可能靠近接收器放置。b)将LVDS的两根迹线作为一个信号看待。LVDS通过“一对”迹线传输一路信号，线对的两根线应尽可能靠近并且与其他信号远离。线对中的每根线都应该在同样的电气通道上传输，这样可以把对外的辐射减至最小，并且最大程度地抑制共模干扰。为使扭曲(Skew)最小，两根差分迹线长度应相等，电长度的不同会产生电位差。相位差会破坏差分信号的磁场抵消作用并且产生EMI，减小接收器扭曲裕量(skewmargin)，削弱系统性能。总的原则是将差分线对长度误差限制在100mils(1mil等于千分之一英寸)内。c)保持阻抗连续。阻抗不连续会使反射增加，这会降低信号质量并产生共模噪声。共模噪声不利于消除差分线的电磁效应并且产生EMI。差分线对的两根线的距离应最小化，以保证接收器对共模干扰的抑制。在PCB上，这个距离应保持恒定以避免差分阻抗不连续，并使过孔数目最少。迹线需要转向时使用弧形走线或450走线，不要使用900走线。d)保持LVDS与单端信号距离足够大，最好将LVDS与CMOS或TTL

20信号分层布线。如果LVDS信号与单端信号不能留有足够的距离，单端信号就会对差分线对造成干扰，靠近单端迹线的那根线受到的影响更大些。由于两根迹线受到的干扰不同，LVDS接收器就不能对这种干扰完全抑制，因而会减小接收器噪声裕量(noisemargin)。为避免串扰(crosstalk)，单端信号与LVDS信号距离至少要在12mm以上，有条件时分层布线，并用VCC和地平面将LVDS信号层与单端信号层隔离。e)尽量采用微带线，并保持差分线之间紧耦合。带状线虽然比微带线产生更小的EMI，但带状线比微带线传输延迟大(典型值1．5倍)，而且需要额外的过孔，更难精确获得100差分阻抗。带状线也会增加PCB的层数，相应地增加了成本。f)保持LVDS驱动器和接收器尽可能靠近连接器，保证PCB上迹线长度最短。这有利于板上噪声不会耦合到差分线上，也不会通过电缆泄漏出去，从而对其他器件造成EMI。迹线长度最短也使差分线间的扭曲最小。扭曲往往与线长成比例，所以限制线长也就限制了扭曲。g)使用至少4层PCB(顶层到底层)。按LVDS信号层、地层、电源层、TTL/CMOS信号层排列。确保电源和地平面适合高速PCB设计。使用实的地平面以形成传输线互连所需的受控阻抗，电源和地平面的小间隔会形成极好的高频旁路电容。h)使用分布式大容量电容旁路每个LVDS器件。使用4．7uF或10uF耐压35V的表面安装钽电容靠近电源和地引脚放置效果最好。空间允许的话在VCC和地引脚之间并行放置1～2个多层陶瓷表面安装电容器(0．1uF和0．01uF)。为使导致电容器频率响应变差的寄生效应最小，最好将电容器尽可能靠近VCC和地引脚放置。i)电源和地的迹线尽可能宽。宽的迹线阻抗低，不要使用50

21设计规则设计电源和地线。保证PCB地的返回路径短而粗，使返回路径产生最小的环路。LVDS设计中还有许多问题需要引起注意，比如稳定的供电电源、连接器和电缆的选择等，由于不是本文主要议题，这里不多讨论。5.3差分信号PCB设计要点5.3.1等长等长是为了使每根线上的信号传输时延相同，来确保两个差分信号时刻保持极性相反。两条传输线上的任何时延差别都会使部分差分信号变成共模信号，严重影响信号质量。等长就是使差分线对的两根信号线布线长度尽量相同。通常对于高速差分信号等长的匹配要求是±10mils之内。当然，这是一个较高的要求，真实的数值我们可以通过信号允许错位（skew，芯片手册上可以查到）和信号传输时延（一般180皮秒每英寸）来计算。由于器件布局、引脚分布等原因，直接布线生成的差分线对大多数情况都不等长，这就需要进行手动绕线。手动绕线一般在芯片引脚处进行，目的是减少差分线对阻抗不连续点。图9展示了两种常用的绕线方式。图9常用绕线方式

225.3.2等距等距是为了保证差分线对之间差分阻抗的连续性，减少反射。差分阻抗是设计差分对的重要参数，如果不连续,就会影响信号完整性。差分阻抗可以看做两个单端信号线的等效阻抗串联，通常单端信号线的等效阻抗为50Ω，所以一般情况下差分阻抗都应保持在100Ω。等距就是使差分线对间的距离保持相等（即平行走线），保证差分线对全程的差分阻抗不改变。差分阻抗和差分线对的线宽、线间距、印制板层叠顺序、介质的介电常数等诸多参数有关，其中某些参数只有印制板生产厂商才能提供，因此印制板设计者应与生产厂商共同协商决定线间距等参数。值得注意的是，一个差分信号在多层PCB的不同层传输时(特别是内外层都走线时)，要及时调整线间距来补偿因为介质的介电常数变化带来的特性阻抗变化。与不等长相比，不等距对信号完整性的影响较小。当等长与等距规则冲突时，应优先满足等长。5.3.3差分线对与印制板层叠PCB板的层叠设置和信号的耦合以及屏蔽都有着密切的关系。有一种观点认为差分线对彼此为对方提供回流途径，因此差分信号不需要地平面作为回流路径，这是一个错误的认识。一般差分走线之间的耦合较小，往往只占10%～20%的耦合度，更多的还是对地的耦合，所以差分走线的主要回流路径还是存在于地平面。在PCB设计中，差分信号要求至少紧邻一个地平面，两侧都能紧邻地平面最好。推荐层叠方式如图9所示，信号质量从左到右依次降低，但都能满足基本

23要求。图9常用层叠方式5.3.4差分线对其他信号的距离控制差分线对和其它信号间的距离，可以有效减少其它信号对差分线对的干扰和抑制EMI。我们知道，电磁场能量是随着距离平方递减的，一般差分线对和其它信号间的距离大于差分线宽的4倍或差分线对间距的3倍（取其数值大者）以上时，它们之间的影响就极其微弱了，基本可以忽略。公式如下：L>4w且L>3d；其中，L：差分线对和其它信号间的距离；w：差分线的线宽；d：差分线对的线间距。这里，其它信号包括其它差分线、单端线、信号平面等。同时，差分线对和其参考平面边沿的距离也应按照上述方式进行计算，这样做的目的是保证两条差分线的对称性，减少共模噪声，如图下图所示。图10不能跨越分割

24图11与其它信号的距离5.4低EMI差分线对设计实践如前所述，设计低EMI差分线对时要考虑两个最重要的因素：差分线对两根迹线要紧耦合；差分线对两根迹线不平衡因素应最小化。为获得足够的耦合，差分线对的两根迹线的间距应减至最小，并保持传输线阻抗匹配。电源线和地线与差分线的距离应大于差分线对间距。布线规则是S

25总结本文章主要对高速电路的差分线设计进行了详细的描述，介绍差分线的基本概念，其次介绍了差分信号的阻抗分析与计算，最后介绍差分信号存在的问题及其解决方案。1)一个差分信号就是用一个数值来表示两个物理量之间的差值。差分信号传输与单端信号传输相比有很多优点：(1)输出驱动总的能力会比单端信号线上的大幅降低，从而减少了轨道塌陷与潜在的电磁干扰(EMI)；(2)与单端放大器相比，接收器中差分放大器有着更高的增益；(3)差分信号在一对耦合差分传播时，在返回路径中对付串扰和突变的鲁棒性更好。2)共模噪声和差模噪声是根据噪声传导路径的不同而定义的。共模噪声是信号线与地平面之间的噪声，而差模噪声是信号线与信号线之间的噪声。在理想情况下，通常认为共模信号是恒定的，不携带信息，因此也不会影响信号完整性或系统性能。3)共模分量的改变将会潜在地引起两个非常严重的问题：(1)如果共模信号电压过高，就会使差分接收器输入放大器饱和，使其不能准确地读出差分信号;(2)如果同轴线电缆由变化的共模信号，则它将会潜在地引起过量的EMI。两线上有相同驱动电压的为偶模，有相反驱动电压的为奇模。4)差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：(1)抗干扰能力强；(2)能有效抑制EMI;(3)时序定位精确。

265)差分信号设计规则是：(1)两个信号线必须等长；(2)差分线走线的布线要紧密;(3)走线之间的间隔必须在整个长度范围内保持恒定。6)在实际布线中，LVDS差分信号布线应遵循以下原则:(1)差分对应尽可能地短，走直线，减少布线中的过孔数，差分对内的信号线间距必须保持一致，而且两线必须等长，还应避免差分对布线太长，出现太多的拐弯；(2)差分对差分信号对之间应该保证10倍以上的差分对间距，减少线间串扰，必要时，在差分对之间放置隔离用的接地过孔；(3)LVDS差分信号不可以跨平面分割;(4)尽量避免使用层间差分信号;(5)在设计阻抗时，尽量设计成紧耦合方式，即差分对线间距小于或等于线宽；(6)由PCB的边缘效应对差分布线的影响可知，差分线距离PCB边缘应至少超过一个线宽，否则会导致阻抗减少，对于整个系统来说，造成阻抗不一致，引起反射,损耗加大，造成很大的共模噪声。在高速数字PCB设计中，运用差分线传输高速信号，一方面在对PCB系统的信号完整性和低功耗等方面大有裨益，另一方面也给的PCB设计水平提出了更高要求。作为设计者应该深刻理解传输线理论的有关概念，仔细分析出各种畸变现象的原因，找出合理有效的解决办法；还要不断把工作中积累的一些经验加以总结，并上升为理性认识，才能够取得满意的设计效果。

27参考文献[1]谢金明．高速数字电路设计与噪声控制技术．谭博，王瑞林，等改编．北京：电子工业出版社，2010[2]余家春．Protel99SE电路设计实用教程．北京：中国铁道出版社，2003[3]BrooksD．DifferentialImpedance．In：Printedcircuit．Design．SanFrancisco(CA，USA)：MillerFreemanPublicationInc．1998[4]Alteracorp．BoardDesignGuidelinesforLVDSsystems．WhitePaper．2009[5]曾峰，侯亚宁，曾凡雨．印刷电路板(PCB)设计与制作．北京：电子工业出版社，2002[6]殷海兵，赵柏树TMl300独立式DSP系统引导方案的设计与实现[J]电子技术，2001(7)：13—15[7]PhilipsSemiconductorsNexperialt)l_oeessordataBook[M]．PhilipsSemieonductorsandPhilipsElectronicsNorthAmericaCorporation，2002．[8]PhilipsSemiconductorsBootstrappingTriMedia[M].PhilipsSemiconductorsandPhilip6ElectronicsNorthAmericaCorporation，2000：6—22．[9]马厚勇，韩宁．视频、音频信号处理嚣一多媒体DSP[10]．无线电通信技术，2005，31(1)：27—28，39．

28[11]XiaFan，FangDagang，HanGuobin．ThePerformanceImprovementofviaStructureinLVDSby0ptimizingPartialwidthsoftheTraces[A]．4thInternationalConferenceonMicrowaveandM㈨meterWaveTechnologyProceedings[C]．2008：398—401．[12]储鹏，文治平，于立新．新型低压低功耗LVDS高速驱动电路设计[J]．微计算机信息，2010，24(24)：290—292．[13]