VHDL八位数码管频率计课程设计报告

《VHDL八位数码管频率计课程设计报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、..一、课程设计要求设计一个8位数码管显示的频率计〔频率分辨率为1Hz〕。二、总体构造框图图1总体构造框图三、课程设计原理在电子技术中，频率是最根本的参数之一，并且与许多点参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得尤为重要。测量频率的方法有很多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定的闸门时间内测量被测信号的脉冲个数；二是间接测频法即周期法，如周期测频法。

2、直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数阀门的时间长短以到达不同的测量精度；间接测频法适用于低频信号的频率测量。本次课程设计中使用的是直接测频法，即用计数器在计算机1s内输入信号周期的个数，其测频范围为0Hz-99999999Hz。四、器件的选择1、装有QuartusII软件的计算机一台。2、芯片：本实验板中为EP芯片。3、EDA实验箱一个。..word.zl...4、下载接口是数字芯片的下载接口〔JTAG〕主要用于FPGA芯片的数据下载。5、时钟源。五、功

3、能模块和信号仿真图以及源程序(1)系统时钟分频及控制的功能模块图及其源程序图2功能模块图作用：将试验箱上的50MHz的晶振分频，输出CLOCK为数码管提供1kHz的动态扫描频率。T_EN输出为0.05s的信号，对频率计中的32位十进制计数器T10的ENA使能端进展同步控制，当TSTEN高电平时允许计数，低电平时停顿计数，并保持其所计的脉冲数。在停顿计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前一秒的计数值锁存进锁存器REG32B中，并由外部的十进制7段数码管显示计数值。设置锁存器的好处是数据显示稳

4、定，不会由于周期性的清零信号而不断闪烁。锁存信号后，必须有一个清零信号RST_T对计数器进展清零，为下一秒的计数操作做准备。该模块的信号仿真图如下：图3仿真波形图源程序如下：--分频libraryieee;..word.zl...entityfdivwangzhengisport(clk0:instd_logic;--输入系统时钟clk1:outstd_logic;--输出1hz时钟信号clk2:outstd_logic);--输出显示扫描时钟信号endfdivwangzheng;architectureao

5、ffdivwangzhengisbeginp1:process(clk0)variablet:integerrange0to49999999;--分频系数为24999999variableff:std_logic;beginifclk0'eventandclk0='1'thenift<49999999thent:=t+1;elset:=0;ff:=notff;--反向endif;endif;clk1<=ff;endprocessp1;..word.zl...p2:process(clk0)variablen:

6、integerrange0to999;--分频系数为499variabledd:std_logic;beginifclk0'eventandclk0='1'thenifn<999thenn:=n+1;elsen:=0;dd:=notdd;--反向endif;endif;clk2<=dd;endprocessp2;enda;--测频控制器(testctl.vhd)LIBRARYIEEE;ENTITYTESTCTLwanzhengISPORT(CLKK:INSTD_LOGIC;--1Hz..word.zl...T

7、_EN,RST_T,LOAD:OUTSTD_LOGIC);ENDTESTCTLwanzheng;ARCHITECTUREbehavOFTESTCTLwanzhengISSIGNALDIV2CLK:STD_LOGIC;BEGINPROCESS(CLKK)BEGINIFCLKK'EVENTANDCLKK='1'THENDIV2CLK<=NOTDIV2CLK;ENDIF;ENDPROCESS;PROCESS(CLKK,DIV2CLK)BEGINIFCLKK='0'ANDDiv2CLK='0'THENRST_T<='

8、1';ELSERST_T<='0';ENDIF;ENDPROCESS;LOAD<=NOTDIV2CLK;T_EN<=DIV2CLK;ENDbehav;(2)十进制计数器的功能模块图及其源程序..word.zl...图4功能模块图作用：当使能端为高电平，清零端为低电平时，实现十进制计数功能。第一个T10计数输出CQ=9时，下一秒时钟上升沿到来时，将产生一个CARRY_OUT信号作为下一个T10的时钟信